「SIGNAL DELAY TIME」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

An inverter INV0 outputs a reverse data strobe signal RIDQS0 as a reverse signal delayed by a delay permissible time IT from the delay data strobe signal IDQS0.例文帳に追加

インバータＩＮＶ０からは、遅延データストローブ信号ＩＤＱＳ０に対して遅延許容時間ＩＴ分だけ遅延された反転信号である反転データストローブ信号ＲＩＤＱＳ０が出力される。 - 特許庁

The replica DLL circuit 21 generates the reference bias voltage so that the delay time is equal to a cycle of the system clock signal, and the delay signal generator circuit 22 generates the enable timing signal.例文帳に追加

レプリカＤＬＬ回路２１は、遅延時間がシステムクロック信号の周期に等しくなるように基準バイアス電圧を発生して、遅延信号発生回路２２はイネーブルタイミング信号を発生する。 - 特許庁

An EXOR circuit 50 outputs a signal as long as the tuning delay time of a timing tuning circuit 36 by inputting the signal from an OR circuit 21 and the signal from a delay circuit 20.例文帳に追加

ＥＸＯＲ回路５０が、ＯＲ回路２１からの信号とディレイ回路２０からの信号とを入力することによりタイミング調整回路３６の調整遅延時間長の信号を出力する。 - 特許庁

A control signal 54C for controlling ON/OFF of a diode 52 connected between a high frequency signal route and grounding is delayed by a control signal 53C by the delay time T of a delay circuit 1.例文帳に追加

高周波信号経路と接地との間に設けられたダイオード５２のオン、オフを制御する制御信号５４Ｃを、遅延回路１の遅延時間Ｔだけ制御信号５３Ｃより遅らせる。 - 特許庁

A serial/parallel converter generates a reception signal sequence from the reception signal, and a delay circuit delays the reception signal sequence for each predetermined delay time.例文帳に追加

シリアル・パラレル変換器は受信信号から受信信号系列を生成し，遅延回路は受信信号系列を予め定めた遅延時間毎に遅延させる。 - 特許庁

In the second transmission and receiving part 20, a delay control unit 108 controls a delay time of the baseband signal so that a pulse of the short pulse modulation signal is not received during a rise or fall period of the baseband signal.例文帳に追加

第２の送受信部２０において、遅延制御部１０８は、ベースバンド信号の立ち上がり、または立ち下がり期間中に短パルス変調信号のパルスを受信しないように、ベースバンド信号の遅延時間を制御する。 - 特許庁

Adjusting a delay of the variable delay circuit 160 (260) on the basis of the result of detection stored in the detection storage circuit 140 (240) can synchronize a phase of a signal capturing clock signal within the signal confirmation time width.例文帳に追加

該検出記憶回路に記憶されている検出結果を元に、可変ディレイ回路１６０、２６０のディレイ値を調整して、信号確定時間幅内に信号取り込み用クロック信号の位相を同期させる。 - 特許庁

In the delay signal synthesizing means 24, the source signal is delayed just for prescribed time and a delay signal is prepared by multiplying a prescribed level change amount.例文帳に追加

遅延信号合成手段24においては原信号が所定時間だけ遅延され、また、所定レベル変化量が掛け合わされて遅延信号が作成される。 - 特許庁

A delay warrant circuit 32 receives the internal output signal O11 and produces a delay signal S12 resulting from delaying the internal output signal O11 by a preset prescribed time.例文帳に追加

ディレイ保証回路３２は、内部出力信号Ｏ１１が入力され、該内部出力信号Ｏ１１を予め設定された所定時間遅延させた遅延信号Ｓ１２を生成する。 - 特許庁

The first input electric signal is inputted to an input electric signal delay circuit 168, produced and output as a delayed first input electric signal 169 by giving time delay equal to a chip period of a code.例文帳に追加

第1入力電気信号は、入力電気信号遅延回路168に入力されて、符号のチップ周期に等しい時間遅延が与えられて遅延第1入力電気信号169として生成されて出力される。 - 特許庁

To realize a variable optical signal delay unit which makes a time for delaying an optical signal variable with simple constitution and an optical signal delay device using this.例文帳に追加

簡単な構成で、光信号を遅延する時間を可変とする可変光信号遅延器およびこれを用いた光信号遅延装置を実現することを目的にする。 - 特許庁

A delay circuit 32 blocks the drive signals DUP to DWN making a delay signal Sd an L signal, for a specified time after a change of an operation command signal St from L (stop) to H (operation).例文帳に追加

遅延回路３２は、運転指令信号ＳｔがＬ（停止）からＨ（運転）に変化した後の一定時間、遅延信号ＳｄをＬにして駆動信号ＤUP〜ＤWNを阻止する。 - 特許庁

An audio signal delay section 717 delays the audio signal decoded by the audio signal decode section 715 according to the video process time acquired by the delay information acquisition section 716 and outputs it to a speaker 750.例文帳に追加

音声信号遅延部７１７は、遅延情報取得部７１６によって取得された映像処理時間に基づいて、音声信号復号部７１５によって復号された音声信号を遅延させて、スピーカ７５０に出力する。 - 特許庁

Delay units 37a, 37b, 37c fetch a plurality of reference signals deriving from an aimed signal to which interference signals are mixed, and add different delay time to the reference signals to output a plurality of delay reference signals.例文帳に追加

遅延器３７ａ，３７ｂ，３７ｃで、干渉信号が混入した対象信号から派生する複数のリファレンス信号を取り込み、これらにそれぞれ異なる遅延時間を付加して複数の遅延リファレンス信号を出力する。 - 特許庁

The variable delay device 25 delays each cycle of an oscillation signal of the voltage- controlled oscillator 21 by a delay time corresponding to a control delay control variable from the up-down counter 39 and provides an output.例文帳に追加

可変遅延器２５は、アップダウンカウンタ３９からの制御遅延制御値に対応する遅延時間で電圧制御発振器２１の発振信号の各サイクルを遅延して、出力する。 - 特許庁

A delay circuit 16 outputs a third echo signal by delaying the plurality of second echo signals output from the multi-tap delay circuit 14 just for a delay time t3, respectively.例文帳に追加

遅延回路１６は、マルチタップ遅延回路１４から出力される複数の第２エコー信号をそれぞれ遅延時間ｔ３だけ遅延させて第３エコー信号を出力する。 - 特許庁

A delay profile denoting a signal power distribution with respect to a delay time of received signals comprising a plurality of paths is measured and valid data are extracted from the measured delay profile.例文帳に追加

複数のパスからなる受信信号の遅延時間に対する信号電力分布を示す遅延プロファイルを測定し、測定された遅延プロファイルの中から有効データを抽出する。 - 特許庁

A pulse delay circuit 1b comprises a delay unit of multistage cascade arrangement delaying and revolving the pulse signal at the delay time in response to the reference voltage Vref.例文帳に追加

パルス遅延回路1bは、基準電圧Vrefに応じた遅延時間でパルス信号を遅延および周回させる遅延ユニットを複数段縦続接続してなる。 - 特許庁

The delay compensation part 24 outputs a main signal resulting from subtracting an extent of delay D1 inputted from the delay measurement part 16 from a preset normal time t, to a BS interface 25.例文帳に追加

遅延補正部２４は、遅延測定部１６から入力された遅延量Ｄ１を、予め設定された規定時間ｔから減算した主信号をＢＳインタフェース２５に出力する。 - 特許庁

Each of signal processing circuit parts is provided with at least one of delay relating parts 120, 130, 150 and 160 and each of delay relating parts is related to the delay time affected by a change in a power voltage VDD impressed thereto.例文帳に追加

信号処理回路部分は、少なくとも１つの遅延関与部120,130,150,160を含み、該遅延関与部は、これに印加された電源電圧VDDの変化により影響された遅延時間に関与する。 - 特許庁

To provide a variable delay circuit that can control a high frequency signal over a wide range with high accuracy by eliminating occurrence of inversion of a delay time increment due to delay dispersion in the circuit.例文帳に追加

回路の遅延ばらつきによる遅延時間増分の逆転現象を無くし、高周波信号を高精度で広範囲に渡り制御可能な可変遅延回路を提供する。 - 特許庁

A delay adding circuit 11 forms a time sequence signal group at first by executing the delay addition processing including a parallel simultaneous reception processing with respect to detecting signals which are detected by respective feeble vibrators 1 in a column direction among the detecting signals of a two-dimensional array probe 2 in a string direction delay adding circuit 3.例文帳に追加

２次元アレイプローブ１の各微少振動子２で検出された信号に対して、列方向遅延加算回路３が、列方向の遅延加算処理を列方向並列同時受信処理を含めて行う。 - 特許庁

Output from the pulse delay circuit 5 is inputted to a pulse delay circuit 7 for tracking the delay time of the differentiation circuit 8 and a differential pulse signal is outputted.例文帳に追加

パルス遅延回路５の出力は、差動化回路８の遅延時間を追尾するパルス遅延回路７に入力されて差動パルス信号を出力する。 - 特許庁

This delay circuit 102 delays image data input by a video signal processing section 101 only by a time based on the delay quantity input by the delay quantity determination section 108 and outputs image data to an LED drive 103.例文帳に追加

遅延回路部１０２は、遅延量決定部１０８より入力された遅延量に基づいた時間だけビデオ信号処理部１０１より入力された画像データを遅延させて画像データをＬＥＤ駆動部１０３へ出力する。 - 特許庁

A delay means 12 outputs sets of delay signals obtained by delaying the receiving signal outputted from each sensor element 11a-11e with a delay time according to the position of each sensor element 11a-11e.例文帳に追加

遅延手段１２は、各センサ素子１１ａ〜１１ｅから出力された受信信号をそれぞれセンサ素子１１ａ〜１１ｅの位置に応じた遅延時間で遅延させた遅延信号を組にして出力する。 - 特許庁

To improve the clock frequency of a signal whose phase can be controlled much more compared with constitution using SMD(synchronous mirror delay) and a grating-like delay circuit (SQUAD) for the fine adjustment of delay time.例文帳に追加

遅延時間の微調整にＳＭＤや格子状遅延回路（ＳＱＵＡＤ）を用いた構成に比べて位相制御可能な信号のクロック周波数を向上させる。 - 特許庁

The signal receiving apparatus which is connected to the antenna having a signal amplification means through the cable includes: a delay time measurement means which supplies the signal amplification means with power for signal amplification, receives a signal amplified by the signal amplification means, and measures delay time caused by the cable between the antenna and the signal receiving apparatus; and a signal analysis means for generating a synchronization signal using the delay time measured by the delay time measurement means.例文帳に追加

信号増幅手段を備えるアンテナとケーブルを介して接続された信号受信装置であって、信号増幅手段に対して信号増幅を行うための電力供給を行い、信号増幅手段で増幅された信号を受信して、アンテナと該信号受信装置の間のケーブルによる遅延時間を測定する遅延時間測定手段と、遅延時間測定手段により測定された遅延時間を用いて同期信号を生成する信号解析手段と、を有する。 - 特許庁

The semiconductor integrated circuit device is provided with a first delay time decision circuit deciding a signal delay time by a test clock through a dummy input/output circuit set equally to a signal delay time of a first output circuit and the first and second input circuits, and the decision area is temporally changed on the basis of a decision result of the first delay time decision circuit.例文帳に追加

上記第１出力回路及び上記第１、第２入力回路の信号遅延時間に同等に設定されたダミー入力・出力回路を通したテストクロックにより信号遅延時間を判定する第１遅延時間判定回路とを設け、上記判定領域を上記第１遅延時間判定回路の判定結果に基づいて時間的に変化させる。 - 特許庁

A delay analyzer 100 calculates delay time and/or a waveform rounding value of a clock signal input into a clock mesh connection element, on the basis of the delay time and/or the waveform rounding value of the clock signal at multiple positions on a clock mesh.例文帳に追加

遅延解析装置１００は、クロックメッシュ上の複数の位置におけるクロック信号の遅延時間および／または波形鈍り値に基づいて、クロックメッシュ接続素子に入力されるクロック信号の遅延時間および／または波形鈍り値を算出する。 - 特許庁

In the delay circuit 18, when the delay time at going direction scanning is 0 and the delay time at returning direction scanning is Δ tp, the timing of D/A conversion trigger signal and the jet driving signal at returning direction scanning is delayed by Δ tp.例文帳に追加

そして遅延回路１８において、例えば往方向走査時の遅延時間を０とし、復方向走査時の遅延時間をΔｔｐとして、復方向走査時のＤ／Ａ変換トリガ信号と吐出の駆動信号のタイミングをΔｔｐ遅延する。 - 特許庁

To provide an on-delay protection method, in which even if a PWM drive signal which cannot ensure a predetermined on-delay time is input, a PWM drive signal which is less than the predetermined on-delay time will not be input to a power transistor.例文帳に追加

所定のオンディレイ時間を確保できていないＰＷＭ駆動信号が入力されても所定のオンディレイ時間以下のＰＷＭ駆動信号をパワートランジスタに入力しないオンディレイ保護方法を提供することを目的とする。 - 特許庁

In this delay circuit, as a delay time when the dummy word signal is varied to an active state is large and a delay time when the dummy word signal is varied to a non-active state is small, an operation period of a memory is made short and high speed operation can be performed.例文帳に追加

本発明に係る遅延回路は、ダミーワード信号がアクティブ状態に変化する場合の遅延時間が大きく、非アクティブ状態に変化する場合の遅延時間が小さいので、メモリの動作周期が短くなり、高速動作させることができる。 - 特許庁

Furthermore, a delay circuit 17 gives a delay to the received signal passing through a reception IF filter 16 in a way that the delay has at least a time of one chip time of a spread code or over used for the inverse spread processing at a post-stage to the received signal passing through a reception IF filter 15.例文帳に追加

また、遅延回路１７が、受信ＩＦフィルタ１６を通過した受信信号に対して、受信ＩＦフィルタ１５を通過した受信信号との間に、少なくとも後段の逆拡散処理にて用いる拡散符号の１チップ時間以上の遅延時間を与えるようにしたものである。 - 特許庁

After an audio delay part 7 delays an audio signal which is inputted from an audio decoder 6 by a time in which the offset width inputted from a control part 14 is added to a prescribed delay time common with a video delay part 10, the part outputs the audio signal to a digital-analog converter 8.例文帳に追加

オーディオ遅延部７は、制御部１４から入力されるオフセット幅をビデオ遅延部１０と共通の所定の遅延時間に加算した時間だけ、オーディオデコーダ６から入力される音声信号を遅延した後、ディジタルアナログコンバータ８に出力する。 - 特許庁

The integrated circuit is provided with a delay adjusting circuit 3e in the paths from the scan FF1k to the selector 2e so that a signal delay time from a memory data output DOUT to the selector 2e becomes the same as a signal delay time from the output of the scan FF1k to the selector 2e.例文帳に追加

スキャンＦＦ１ｋからセレクタ２ｅへの経路上に、メモリデータ出力ＤＯＵＴからセレクタ２ｅへの信号遅延時間と、スキャンＦＦ１ｋの出力からセレクタ２ｅへの信号遅延時間とが同じになるように遅延調整回路３ｅを備える。 - 特許庁

A 1st PLL circuit 100 receives a flyback pulse VFB for a reference signal to output a clock signal CLK 1 and a delay circuit 200 outputs a flyback delay signal VFBD having a prescribed delay time corresponding to a horizontal movement amount on the screen.例文帳に追加

第１ＰＬＬ回路１００はフライバックパルスＶＦＢを基準信号として受信してクロック信号ＣＬＫ１を出力し、遅延回路２００は画面上の水平移動量に対応する所定の遅延時間を有するフライバックディレイ信号ＶＦＢＤを出力する。 - 特許庁

A clock delay circuit 10 generates a plurality of clock signals with different delay time from a clock signal A40 to be inputted in an arithmetic processing circuit 40 and outputs a delay clock signal A11 selected by a clock selection signal A10.例文帳に追加

クロック遅延回路１０は、演算処理回路４０に入力されるクロック信号Ａ４０から異なる複数の遅延時間の遅延クロック信号を発生し、クロック選択信号Ａ１０によって選択された遅延クロック信号Ａ１１を出力する。 - 特許庁

In the video signal display apparatus, a delay circuit is inserted to the switching signal synchronously with a plurality of video signals to provide, to the switching signal, a delay equivalent to a delay time caused in the multiplex processing of the video signals, to enable the switching of the video signals on the same screen thereby attaining low power consumption.例文帳に追加

本発明では複数の映像信号と同期した切替え信号に対して、遅延回路を挿入し映像信号の多重化処理で発生する遅延時間と同等の遅延を切替え信号に付加し、同一画面内での映像信号の切替えを実現し、低消費電力を可能とした。 - 特許庁

After amplification of the readout signal is started and the time of delay by a delay circuit U1 elapses, a control signal GEN1 and a control signal GEN2 outputted by the delay circuit U1 change and the connection between the bit lines and the amplifier circuit is released.例文帳に追加

読み出し信号の増幅が開始され、遅延回路Ｕ１による遅延時間が経過した後に、この遅延回路Ｕ１から出力される制御信号ＧＥＮ１および制御信号ＧＥＮ２が変化し、ビット線と増幅回路との接続が開放される。 - 特許庁

A reference signal Fin1 and its inverted signal Fin2, for example, are propagated in two delay circuits 11 and 13 where plural delay elements 111 to 11n and 131 to 13n which can switch delay time to two stage by a control signal are cascaded.例文帳に追加

たとえば、制御信号により遅延時間を２段階に切り換えることができる複数の遅延素子１１_1 〜１１_n ，１３_1 〜１３_n を縦続に接続した二組の遅延回路１１，１３内に、基準信号Ｆin１とその反転信号Ｆin２とを伝搬させる。 - 特許庁

Concerning the delay time control circuit for controlling the signal delay so as to match the phases of the input signal and an output signal, this delay time control circuit is provided with a DLL array 7 for delaying the phase of the output signal until a phase difference between the input signal and the output signal becomes N cycles (N is an integer except for '0').例文帳に追加

入力信号と出力信号の位相が一致するように入力信号の遅延時間を調整する遅延時間調整回路であって、入力信号と出力信号の位相差がＮ周期（Ｎは０以外の整数）となるまで出力信号の位相を遅らせるＤＬＬアレイ７を備えたことを特徴とする遅延時間調整回路を提供する。 - 特許庁

To provide a diagnostic device which suppresses a deviation of initial delay time in an output signal of a catalyst downstream sensor with respect to an appropriate value, and finds the initial delay time in a short period of time.例文帳に追加

触媒下流センサの出力信号の初動遅れ時間の適正値に対するずれを抑制し、且つ同初動遅れ時間を短時間で求めることのできる診断装置を提供する。 - 特許庁

A data strobe signal DQS0 is inputted to the variable delay circuit 3, and each time the signal is inputted, the counter 6 counts up.例文帳に追加

可変遅延回路３にはデータストローブ信号ＤＱＳ０が入力され、この信号が入力されるたびにカウンタ６がカウントアップを行う。 - 特許庁

WIRELESS SIGNAL COLLISION AVOIDANCE METHOD, WIRELESS SIGNAL COLLISION AVOIDANCE SYSTEM, DELAY TIME CALCULATION DEVICE AND PROGRAM THEREFOR例文帳に追加

無線信号衝突回避方法、無線信号衝突回避システム、遅延時間算出装置ならびにそのプログラム - 特許庁

The mobile station transmits a transmission signal by quickening the timing signal for the frame synchronization to cancel the fixed propagation delay time at transmission.例文帳に追加

移動局は、送信時に、固定的伝搬遅延時間をキャンセルするように、フレーム同期のためのタイミング信号を早めて、送信信号を送出する。 - 特許庁