「VLIW processor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

VLIW PROCESSOR FOR EXECUTION OF LOOP OPTIMIZATION OPERATION例文帳に追加

ループ最適化動作を行うＶＬＩＷプロセッサ - 特許庁

BINARY TRANSLATION METHOD IN VLIW PROCESSOR例文帳に追加

ＶＬＩＷプロセッサにおけるバイナリトランスレーション方法 - 特許庁

VLIW TYPE PROCESSOR AND INSTRUCTION ISSUE METHOD例文帳に追加

ＶＬＩＷ型プロセッサおよび命令発行方法 - 特許庁

VLIW PROCESSOR, PROGRAM GENERATOR AND RECORDING MEDIUM例文帳に追加

ＶＬＩＷプロセッサ、プログラム生成装置、および記録媒体 - 特許庁

EFFICIENT SUB-INSTRUCTION EMULATION IN VLIW PROCESSOR例文帳に追加

ＶＬＩＷプロセッサにおける効率的なサブ命令エミュレーション - 特許庁

VLIW PROCESSOR AUTOMATIC GENERATION METHOD AND PROGRAM例文帳に追加

ＶＬＩＷプロセッサ自動生成方法及び自動生成プログラム - 特許庁

METHOD AND DEVICE FOR DIVIDING PACKET IN MULTITHREAD VLIW PROCESSOR例文帳に追加

マルチスレッドＶＬＩＷプロセッサにおけるパケット分割の方法および装置 - 特許庁

To secure a parallelism that is equal to a VLIW type processor, and to provide an architecture of a processor that is far smaller and consumes less electric power than the VLIW type processor.例文帳に追加

ＶＬＩＷ型のプロセッサと同等の並列度を確保でき、その一方で、ＶＬＩＷ型のプロセッサよりも、遥かに小型で消費電力の小さなプロセッサのアーキテクチャを提供する。 - 特許庁

INSTRUCTION CACHE CONTROL SYSTEM AND METHOD FOR VLIW PROCESSOR例文帳に追加

ＶＬＩＷプロセッサにおける命令キャッシュ制御システム及び命令キャッシュ制御方法 - 特許庁

To dynamically perform transient processing accompanying a repeat instruction in a VLIW (Very Long Instruction Word) type processor.例文帳に追加

ＶＬＩＷ型プロセッサにおけるリピート命令に伴う過渡処理を動的に行う。 - 特許庁

To provide a VLIW type processor, reducing the number of nop instructions in simple constitution.例文帳に追加

簡単な構成でnop命令数を削減できるＶＬＩＷ型プロセッサを提供する。 - 特許庁

To efficiently merge processing of a sequential execution processor (RISC processor 100) with processing of a parallel execution processor (VLIW coprocessor 200).例文帳に追加

逐次実行部（ＲＩＳＣプロセッサ１００）の処理と並列実行部（ＶＬＩＷコプロセッサ２００）の処理とを効率良く融合させる。 - 特許庁

METHOD AND DEVICE FOR IDENTIFYING SEPARABLE PACKET IN MULTI-THREAD VLIW PROCESSOR例文帳に追加

マルチスレッドＶＬＩＷプロセッサにおける分割可能なパケットを識別するための方法および装置 - 特許庁

To solve the problem wherein a VLIW processor including many calculation devices has a long command length and low utilization efficiency.例文帳に追加

多数の演算装置を含むＶＬＩＷプロセッサの命令長は長く且つ使用効率が低い。 - 特許庁

METHOD AND APPARATUS FOR SUPPORTING CONDITIONAL EXECUTION IN A VLIW-BASED ARRAY PROCESSOR WITH SUB-WORD EXECUTION例文帳に追加

サブワード実行を用いるＶＬＩＷベースのアレイプロセッサで条件付き実行をサポートする方法及び装置 - 特許庁

VLIW SYSTEM PROCESSOR, CODE COMPRESSING DEVICE, CODE COMPRESSING METHOD AND MEDIUM FOR RECORDING CODE COMPRESSION PROGRAM例文帳に追加

ＶＬＩＷ方式プロセッサ、コード圧縮装置、コード圧縮方法およびコード圧縮プログラムを記録した媒体 - 特許庁

This VLIW processor is provided with a compact external instruction set and combines the instruction level parallelism of a VLIW architecture with the 'footprint' of an encoded code of a densified 16-bit instruction set.例文帳に追加

コンパクトな外部命令セットを備えて、ＶＬＩＷアーキテクチャの命令レベルパラレリズムを、高密度化１６ビット命令セットの符号化したコードの「フットプリント」と組み合わせたＶＬＩＷプロセッサ。 - 特許庁

VLIW PROCESSOR FOR EXECUTING INSTRUCTION WITH DELAY SPECIFICATION OF RESOURCE USE CYCLE AND METHOD FOR GENERATING DELAY SPECIFICATION INSTRUCTION例文帳に追加

資源使用サイクルの遅延指定付き命令を実行するＶＬＩＷプロセッサおよび遅延指定命令の生成方法 - 特許庁

To provide a VLIW system processor for processing a compressed program by an execution sequence before the compression.例文帳に追加

圧縮されたプログラムを圧縮前の実行シーケンスで処理することが可能なＶＬＩＷ方式プロセッサを提供すること。 - 特許庁

To provide an information processor and a computer system capable of efficiently reading instructions such as a VLIW instruction and distributing them to an arithmetic unit.例文帳に追加

ＶＬＩＷ命令などの命令を効率的に読み出して演算器に分配することができる情報処理装置及び計算機システムを提供する。 - 特許庁

To provide a method and a device for releasing a functional unit in a multi-thread very long instruction word(VLIW) processor.例文帳に追加

本発明は、マルチスレッド超長命令語（ＶＬＩＷ）プロセッサにおいて機能単位を解放するための方法および装置を提案することを目的とする。 - 特許庁

To provide a method and a device for allocating function units in a multithread very long instruction word(VLIW) processor.例文帳に追加

本発明は、マルチスレッド超長命令語（ＶＬＩＷ）プロセッサにおいて機能単位を割り当てるための方法および装置を提案することを目的とする。 - 特許庁

To provide a method and a device for allocating a functional unit in a multi-thread very long instruction word(VLIW) processor.例文帳に追加

本発明は、マルチスレッド超長命令語（ＶＬＩＷ）プロセッサにおいて機能単位を割り当てるための方法および装置を提案することを目的とする。 - 特許庁

The disclosed multi-thread VLIW architecture uses the parallel processings of programs by issuing many instructions from a single program sequencer by a method similar to that of a single-thread VLIW processor and supports many program sequencers in the same way as making simultaneous multi-thread.例文帳に追加

開示されたマルチスレッドＶＬＩＷアーキテクチャは、単一スレッドＶＬＩＷプロセッサと同様な方法で単一のプログラムシーケンサから多数の命令を発行することによってプログラムの並列処理を使用するとともに、同時マルチスレッド化と同じように多数のプログラムシーケンサをサポートする。 - 特許庁

In the case of storing a VLIW instruction 110 from a secondary cache 401 to an instruction cache 400 in the instruction cache control system for the VLIW processor for executing a plurality of arithmetic operation instructions included in one VLIW instruction in parallel, an instruction cache block in the secondary cache 401 is directly stored in a data array of the instruction cache 400 without inserting an invalid operation instruction.例文帳に追加

１つのＶＬＩＷ命令中に含まれる複数の演算操作命令を並列実行するＶＬＩＷプロセッサにおける命令キャッシュ制御システムであって、２次キャッシュ４０１から命令キャッシュ４００へＶＬＩＷ命令１１０を格納する際に、無効演算命令を挿入することなく、２次キャッシュ４０１内の命令キャッシュブロックをそのまま命令キャッシュ４００のデータアレイに格納する構成とする。 - 特許庁

To achieve a development system capable of easily developing a program for a VLIW type processor that can efficiently perform power control for setting a computing unit which is not continuously used to a low power consumption mode.例文帳に追加

連続して使用しない演算器を低消費電力モードに設定する電力制御を効率的に行えるＶＬＩＷ型プロセッサ用プログラムを容易に開発できる開発システムの実現。 - 特許庁

To provide an instruction cache control system with improved cache utilization efficiency, shortened cache mishit time and accelerated instruction fetch by eliminating the necessity of insertion of an invalid operation instruction in VLIW (very long instruction word) processor.例文帳に追加

無効演算命令の挿入を不要としてキャッシュ利用効率を高め、キャッシュミスヒット時間を短縮し、命令フェッチの高速化を実現するＶＬＩＷプロセッサにおける命令キャッシュ制御システムを提案する。 - 特許庁

In the VLIW processor in which a 401 arithmetic pipeline 0 and a 402 arithmetic pipeline 1 share a write port 416, a bit to delay the use of the write port and a field to specify the number of cycles to be delayed are provided in an instruction.例文帳に追加

４０１の演算パイプライン０と４０２の演算パイプライン１がライトポート４１６を共有するＶＬＩＷプロセッサにおいて、命令にライトポートの使用を遅延させるビットと遅延させるサイクル数を指定するフィールドを設ける。 - 特許庁

To generate a program to perform register allocation to instruction word strings arranged by instruction scheduling, so that bit transition of bit expression of register specification is reduced, and to especially reduce power consumption in the case of erroneous caching, etc., in a cluster configuration VLIW(very long instruction word) processor.例文帳に追加

命令スケジューリングが配置した命令語列に対し、レジスタ指定のビット表現のビット遷移を少なくするようレジスタ割当を行い、特に、クラスタ構成ＶＬＩＷプロセッサにおけるキャッシュミス時等における消費電力を低減させるプログラムを生成する。 - 特許庁

Since only sections suiting parallel processing can be executed by the horizontal microcode 21, parallel or pipeline parallel data processing of VLIW can be carried out in the parallel data processing unit 20, and sequential data processing can be carried out by the basic processor 10 in sections not suiting parallel processing.例文帳に追加

並列処理に適した部分だけを水平型マイクロコード２１で実行できるので、並列データ処理ユニット２０においてＶＬＩＷが持つ並列もしくはパイプライン並列のデータ処理が可能となり、並列処理に適していない部分は基本プロセッサ１０によりシーケンシャルなデータ処理が可能となる。 - 特許庁

In this data processor of a VLIW system in which a plurality of the operations can be parallelly executed and an execution order can be specified, the same operation code can be allocated to a plurality of the operations and the predetermined one of a plurality of the operations is executed in the case of execution in the second and succeeding orders.例文帳に追加

複数のオペレーションの並列実行が可能で、実行順序指定可能なＶＬＩＷ方式のデータ処理装置において、同一のオペレーションコードを複数のオペレーションに割り当て可能とし、第２の順序以降で実行される場合には、複数のオペレーションのうち予め定められたオペレーションを実行する。 - 特許庁

To solve the problem that performance is deteriorated due to impossibility to facilitate a countermeasure to a flow at the time of execution resulted from the static decision of execution units, and that it is difficult to facilitate a countermeasure to the extension of hardware such as the improvement of parallelism in a processor on the condition of static parallel scheduling such as a VLIW system.例文帳に追加

ＶＬＩＷ方式のような静的な並列スケジューリングを前提としたプロセッサにおいて、静的に実行単位が決定されることに起因した、実行時のフローに対応できず性能が劣化する問題点と、並列度向上等のハードウェアの拡張への対応が困難である問題点との克服を図る。 - 特許庁

To provide a VLIW processor automatic generation method and program, in which a concept such as a resource class is introduced and function information and a resource as the member of a resource group is used to decide the competition of the resource group in the case of generating HDL, and which is available from two or more slots in the allocation of the resource group.例文帳に追加

リソースクラスという概念を導入し、リソースグループのメンバとして、リソース以外に、ファンクション情報を利用することにより、ＨＤＬ生成時のリソースグループの競合判定を行い、リソースグループの割当において２つ以上のスロットからも同時に利用可能なＶＬＩＷプロセッサ自動生成方法及び自動生成プログラムを提供することを目的とする。 - 特許庁

In the VLIW system processor core having a function of restoring a compression instruction and executing it, at the processing stage of restoring the compression instruction, a part where NOP instruction is inserted is detected based on the instruction position information, and a decode circuit and an execution circuit corresponding to the part are made inactive by interrupting an operation clock, for example.例文帳に追加

圧縮命令を復元して実行する機能を有したＶＬＩＷ方式のプロセッサコアにおいて、圧縮命令を復元する処理ステージに命令位置情報に基づきＮＯＰ命令が挿入されていた箇所を検出して、その箇所に対応するデコード回路と実行回路とを例えば動作クロックを断つなどして非アクティブにするようにした。 - 特許庁

The processor adopting the VLIW architecture is provided with: an instruction analysis means having a plurality of debugging instruction detection means of the same number as that of instructions allowed to be performed in parallel; and an instruction canceling means for canceling the performance of an instruction included in the same performance unit as a debugging instruction and arranged on an address of a higher rank than the debugging instruction when the debugging instruction is detected.例文帳に追加

ＶＬＩＷアーキテクチャを採用したプロセッサに、並列実行が可能な命令数と同じ数のデバッグ命令検出手段を備える命令解析手段と、デバッグ命令が検出された際に、デバッグ命令と同一の実行単位に含まれ且つ前記デバッグ命令より高位のアドレスに配置されている命令の実行を取り消す命令取消手段を備えたことを特徴とする。 - 特許庁

To provide a method, a program, and an apparatus for simulation for securing accuracy of computation without confusion of processes performed by individual function units of a VLIW (very long instruction word) type processor.例文帳に追加

ＶＬＩＷアーキテクチャに基づくプロセッサの命令実行を模擬するシミュレータにおいて、当該プロセッサが機能ユニット（パイプライン）ごとに個別のアキュムレータを設ける構成である場合に、超長命令語を構成する各基本命令中のアキュムレータが、「どの機能ユニットの」どのアキュムレータを指定しているかを正確に特定することで、異なる機能ユニットによる処理を混同することなく、演算の正確性を確保すること。 - 特許庁

The processor adopting the VLIW architecture is provided with an instruction analysis means including a plurality of debugging instruction detection means corresponding to the same number as the number of instructions allowed to be performed in parallel, and an instruction canceling means for canceling the performance of an instruction included in the same performance unit as a debugging instruction and arranged on an address higher than the debugging instruction when the debugging instruction is detected.例文帳に追加

ＶＬＩＷアーキテクチャを採用したプロセッサに、並列実行が可能な命令数と同じ数のデバッグ命令検出手段を備える命令解析手段と、デバッグ命令が検出された際に、デバッグ命令と同一の実行単位に含まれ且つ前記デバッグ命令より高位のアドレスに配置されている命令の実行を取り消す命令取消手段を備えたことを特徴とする。 - 特許庁