「adder」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The DAC 16 converts the sound data into analog pronunciation signals and outputs the signals to an adder 8.例文帳に追加

ＤＡＣ１６は音データをアナログの発音信号に変換し、加算器８へ出力する。 - 特許庁

An adder 53 adds a phase adjustment value ψ from a phase adjustment part 49 to mθ.例文帳に追加

加算器５３がmθに位相調整部４９からの位相調整値ψを加える。 - 特許庁

Adder means 1-1 to 1-n sum order-wire signals from the ring networks.例文帳に追加

複数の加算手段１−１〜１−ｎは、リングネットワークからのオーダワイヤ信号を加算する。 - 特許庁

A coefficient unit 4 multiplies this output by m, and an adder 5 adds the product to the envelope level.例文帳に追加

この出力に係数器４でｍを乗じ、加算器５で包絡線レベルと加算する。 - 特許庁

A co-phase adder 101 adds a plurality of reception symbols, and acquires a co-phase addition value.例文帳に追加

同相加算部１０１は、複数の受信シンボルを加算して同相加算値を得る。 - 特許庁

The output end of the adder circuit 34 is connected to the input terminal of an oscillation circuit 36.例文帳に追加

加算回路３４の出力端は、発振回路３６の入力端に接続される。 - 特許庁

The first adder is located between a plurality of first correlators and the selector or synthesizer and the second adder is located between a plurality of second correlators and the selector or synthesizer.例文帳に追加

第１の加算器は第１の複数の相関器と選択器または合成器との間にあり、第２の加算器は第２の複数の相関器と選択器または合成器との間にある。 - 特許庁

An image signal is converted into digital values, an offset voltage is corrected by a adder, gain is corrected by a multiplier, and an exposure-dependent dark current is corrected by another adder.例文帳に追加

画像信号をディジタル値に変換し、加算器によってオフセット電圧を修正し、乗算器によってゲインを修正し、別設の加算器によって露光依存暗電流を修正する。 - 特許庁

The addition result of 2m+n-1 bits of the full adder 13 is held in a data latch circuit 14, and shifted to the right by one bit and returned to an input terminal B of the full adder 13.例文帳に追加

２ｍ＋ｎ−１ビットの全加算器１３の加算結果はデータラッチ回路１４に保持されると共に、１ビット右シフトされて全加算器１３の入力端子Ｂへ戻される。 - 特許庁

Based on the outputs of four clearance sensors, the displacement of the rotating body is calculated by a displacement adder-subtractor 401, and the inclination angle of the rotating body is calculated by a rotating angle adder-subtractor 402.例文帳に追加

四つの隙間センサ３８１〜３８４の出力に基づいて、変位加減算器４０１で回転体の変位が、回転角加減算器４０２で回転体の傾斜角度が算出される。 - 特許庁

Then c0 to c4 are respectively multiplied by outputs of the integrators 1 to 5, an adder 15 summates the products, a quantizer Q quantizes an output of the adder 15 and feeds back the quantized signal to the subtractor 12.例文帳に追加

そして、積分器１〜５の出力に対しｃ０〜ｃ４を乗算して加算器１５で加算し、加算器１５の出力を量子化器Ｑで量子化して減算器１２にフィードバックする。 - 特許庁

The adder 55 adds an output of the adder 52, while adjusting the level of an out-band noise formed in an out-band noise generator 56 and inputs it to a coefficient calculator 54.例文帳に追加

雑音付加器５５は帯域外雑音発生器５６で作られた帯域外雑音のレベルを調整しながら、加算器５２の出力を加えて係数算出器５４に入力する。 - 特許庁

The servo circuit of the optical disk device is provided with a subtractor 1, a phase compensation circuit 2, a driver 3, and signal processing means (LFP 5, first adder 6, HPF 7, and second adder 9).例文帳に追加

光ディスク装置のサーボ回路は、減算器１、位相補償回路２、ドライバ３、及び信号処理手段（ＬＰＦ５、第１の加算器６、ＨＰＦ７、第２の加算器９）を有する。 - 特許庁

An adder A2 adds the change amount of the entrance NOx concentration measured value, the change amount of a burner combustion number, and the change amount of generator output and performs output to the adder A1.例文帳に追加

加算器Ａ２は、入口ＮＯｘ濃度測定値の変化量と、バーナ燃焼本数の変化量と、発電機出力の変化量とを加算し、加算器Ａ１に出力する。 - 特許庁

An adder 21 of this OFDM receiver sums pilot signal transmission line response estimate values H-(l,kp,l) and H-(l+4,kp,l+4) using an adder 21, a bit shift circuit 22 shifts the sum by 1-bit to obtain a value H-(l+2,kp,l+2).例文帳に追加

パイロット信号の伝送路応答推定値Ｈ~(ｌ,ｋ_p,l)とＨ~(ｌ＋４,ｋ_p,l+4)を加算器２１で加算し、ビットシフト回路２２で１ビットシフトしてＨ~(ｌ＋２,ｋ_p,l+2)を得る。 - 特許庁

Relating to this adder, a true gate with three stages is acceptable regardless of any number of digits, and it has 3.38 times as fast an addition speed as the conventional binary lookahead adder that needs a gate of eleven stages with sixty-four digits.例文帳に追加

本加算器は何桁でも正真正銘のゲート３段でよく従来の２進先見加算器が６４桁でゲート１１段を要するのに較べ３．３８倍の加算速度を有する。 - 特許庁

The third harmonic and the output from the operational amplifier 22 are inputted to an adder 24, and the output from the adder 24 is compared with an output from a triangle wave generator 25 by a comparator 26.例文帳に追加

この第三調波と演算増幅器２２の出力とを加算器２４に入力し、加算器２４の出力と三角波発生器２５の出力とを比較器２６で比較する。 - 特許庁

An adder 11 adds the signal SBO inverted and multiplied by K to the signal SRO; an adder 12 adds the signal SRO inverted and multiplied by K to the signal SGO; and the adder 13 adds the signal SGO inverted and multiplied by K to the signal SBO.例文帳に追加

加算器１１では極性反転してＫ倍した信号ＳＢ０を信号ＳＲ０に加算し、加算器１２では極性反転してＫ倍した信号ＳＲ０を信号ＳＧ０に加算し、加算器１３では極性反転してＫ倍した信号ＳＧ０を信号ＳＢ０に加算する。 - 特許庁

When two or more of three inputs of each summing point are always 0, an adder is not set in this summing point, or when one input is always 0, a half adder (HA) is set in this summing point and a full adder (FA) is set in the other summing points.例文帳に追加

そして、各加算点の３つの入力のうち２以上が常時０となる場合は、この加算点に加算器を設置せず、１つの入力が常時０となる場合にはこの加算点に半加算器（ＨＡ）を設置し、それ以外の加算点に全加算器（ＦＡ）を設置する。 - 特許庁

A comparison circuit 6 compares the adding results of the adder 5 with a constant, 1 as the sticky bit is outputted if the constant is larger than the adding result of the adder 5 and 0 as the sticky bit is outputted if the constant is smaller than the adding result of the adder 5 or the constant is equal to the result.例文帳に追加

比較回路６にて加算器５の加算結果と定数とを比較し、加算器５の加算結果より定数の方が大きければスティッキービットとして１を出力し、加算器５の加算結果より定数の方が小さい、または等しければスティッキービットとして０を出力する。 - 特許庁

This circuit is provided with an adder 8 for adding an external signal entry and a feedback signal inputted to a pair of input terminals and a memory 9 for inputting the added output of this adder 8 to a data input terminal writing the output, reading out this output and feeding it back to the adder 8.例文帳に追加

１対の入力端子に入力される外部信号入力および帰還信号を加算する加算器８と、この加算器８の加算出力をデータ入力端子に入力して書込むと共に読み出して加算器８に帰還するメモリ９とを備える。 - 特許庁

The matched filter 6 is composed of a shift register 61 having a smaller number of stages than that provided in the conventional matched filter, a code setting unit 62 for switching over fractional series of a dispersion code every specified number of samples to set the code, a reduced adder (adder tree) 63 and an inter-timing adder 64 for accumulating partial sums outputted from the adder 63 between timings.例文帳に追加

本実施形態のマッチドフィルタ６は、従来のマッチドフィルタに設けられるものと比較して短い段数のシフトレジスタ６１、拡散コードの部分列を所定のサンプル数毎に切り替えて設定するコード設定部６２、縮小した加算器（アダー・ツリー）６３およびタイミング間で加算器６３から出力された部分和を積算するタイミング間加算部６４で構成する。 - 特許庁

A content delivery device comprises a conversion part 9, a composite key generation part 8 and an adder 10.例文帳に追加

コンテンツ配信コンテンツ配信装置は、変換部９、複合鍵生成部８、加算器１０を備える。 - 特許庁

A second address to which the first address is added is generated by a second address adder 34.例文帳に追加

第１のアドレスに８を加算した第２のアドレスを第２のアドレス加算器３４により生成する。 - 特許庁

The convergence target signal R is input into an adder 30 via a polarity inverter 32.例文帳に追加

収束目標信号Ｒは、極性反転部３２を介して加算部３０に入力される。 - 特許庁

Thus, the arithmetic operation processed within one clock comprising one-stage of adder and one-stage of multiplier.例文帳に追加

このように、１クロック内に処理する演算は、加算１段、乗算１段で構成される。 - 特許庁

A random number adder section 15 generates a random number in m bits and summates it to the addition returning signal.例文帳に追加

乱数加算部１５は、ｍビットの乱数を発生させ、これを足し戻し信号に加算する。 - 特許庁

A first adder 5b adjusts the DC component of the video signal after gain adjustment.例文帳に追加

更に、第１加算器５ｂは利得調整後の映像信号の直流成分を調整する。 - 特許庁

An adder circuit 4 adds this attached signal 14 to a specific line of a video signal 12.例文帳に追加

この付加信号１４は、加算回路４において、映像信号１２の特定のラインに加算される。 - 特許庁

A decimal point alignment processing part 114 is inserted between an accumulator 131 and an adder 123.例文帳に追加

アキュムレータ１３１と加算器１２３との間に小数点位置合わせ処理部１１４を介挿した。 - 特許庁

The pulse number conversion circuit is constituted of a frequency dividing circuit 3, a phase circuit 4 and an adder circuit 5.例文帳に追加

パルス数変換回路１は、分周回路３、位相回路４、加算回路５より構成される。 - 特許庁

An input signal corrected by the force coefficient correcting means 10a is inputted to an adder 11.例文帳に追加

力係数補正手段１０ａで補正された入力信号は、加算器１１に入力される。 - 特許庁

An HPF (high pass filter) 41 or an adder 43 applies an LPF (low pass filter) processing to a chroma signal of a low-pass level.例文帳に追加

HPF４１乃至加算器４３は、低域レベル部分のクロマ信号に対してLPF処理する。 - 特許庁

An adder 28 adds a video signal Simg such as a test pattern signal Stst to the on-screen signal.例文帳に追加

加算器２８はテストパターン信号Ｓtst等の映像信号Ｓimgとオンスクリーン信号とを加算する。 - 特許庁

An adder 74 adds a driving signal and a temperature control signal so as to generate a composite signal.例文帳に追加

加算器７４が駆動信号と温度調整信号とを加算して、合成信号を生成する。 - 特許庁

An adder 51 outputs a sum signal obtained by adding the first and second detection signals.例文帳に追加

加算器５１は、第一及び第二の検出信号を加算して得られる和信号を出力する。 - 特許庁

Code data of received signals before or after weighting are inputted in a weight adder/subtractor 32.例文帳に追加

重み付け前または後の受信信号の符号データが重み加減算器３２に入力される。 - 特許庁

An adder 107 adds the output signal by the multiplier 106 and the input brightness signal.例文帳に追加

加算器１０７は乗算器１０６の出力信号と入力輝度信号とを加算する。 - 特許庁

A first adder 20 adds output signals of the first multiplier 16 and the second multiplier 18.例文帳に追加

第１加算器２０は、第１乗算器１６、第２乗算器１８の出力信号を加算する。 - 特許庁

A transmission signal is inputted into the hard clip portion 100, the subtractor 110 and an adder 130.例文帳に追加

送信信号は、ハードクリップ部１００、減算器１１０および加算器１３０に入力する。 - 特許庁

The adder 30 multiplies a signal from the shift part 29 and a signal from the processing part 28 together.例文帳に追加

加算器３０は、シフト部２９からの信号および処理部２８からの信号を乗算する。 - 特許庁

To provide a system-on-chip including a time difference adder for adding the time difference between input signals.例文帳に追加

入力信号間の時間差を加算する時間差加算器を含むシステムオンチップを提供する。 - 特許庁

The adder 8 synthesizes the pronunciation signal of each channel and outputs the synthesized signals to a speaker 2.例文帳に追加

加算器８は各チャネルの発音信号を合成し、合成信号をスピーカ２へ出力する。 - 特許庁

An adder 112 adds the correction signal B(m) to an output signal X(m, n) of the subtractor 111.例文帳に追加

加算器１１２は、減算器１１１の出力信号Ｘ(m,n)に補正信号Ｂ(m)を加算する。 - 特許庁

Subsequently, an amplifier 2 amplifies the output signals from the adder 6 to output them to an output edge 3.例文帳に追加

そして、アンプ２は、加算部６からの出力信号を増幅して、出力端３に送出する。 - 特許庁