「arithmetic shift」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

If the position of the located area conforms to the shift of the source image shifting, a determination device 6 determines the small block as a trackable small block, and the first arithmetic means 3 hold the located area as a corresponding area of the small block.例文帳に追加

特定された領域の位置は、原画像をシフトさせるためのシフト量と対応関係があれば、判定装置６は、その小ブロックを追跡可能な小ブロックと判定し、第１の演算手段３は特定した領域を小ブロックの対応領域として保持する。 - 特許庁

To provide a processor system suitable for processing a communication protocol and capable of executing a generated processing step, especially, a data shift arithmetic operation at relatively small costs, that is, in the minimum number of execution cycles and with the minimum capability consumption.例文帳に追加

通信プロトコルを処理するのに適し、かつここで発生する処理ステップ、とりわけデータシフト演算を比較的小さなコストで、すなわちできるだけ少数の実行サイクルと最小の能力消費によって実行できるプロセッサシステムを提供することである。 - 特許庁

An arithmetic operation circuit 13 applies calculation to parallel data converted by shifting logarithmic likelihood ratio L(a'_i) in a p-stage shift register 12 by using a symbol correspondence rule of data before and after demodulation, and obtains the parallel data of the logarithmic likelihood ratio of m-bit code data after demodulation.例文帳に追加

算術演算回路１３は、ｐ段シフトレジスタ１２で対数尤度比Ｌ(a'_i)をシフトして変換されたパラレルデータに対して、復調前後データのシンボル対応規則を用いた演算を行い、復調後のｍビット符号データの対数尤度比のパラレルデータを得る。 - 特許庁

An arithmetic system 11 to 13 performs correlation processing on each digital signal in the transmitting system and the receiving system and, when a propagation distance of the radar wave is reached which makes an attenuation of the power of the received signal a constant value, controls the correction of data value by controlling a bit shift amount at the time of data output.例文帳に追加

演算系（１１〜１３）は、送信系と受信系における各デジタル信号の相関処理を行い、受信信号の電力の減衰量が一定の値となるレーダー電波の伝搬距離に達した時、データ出力時のビットシフト量を制御することによりデータ値の補正を制御する。 - 特許庁

When the highest correlation value is obtained by arithmetic means for the correlation value within before and after predetermined range (recalculation range) on the basis of the shift amount in the range of the windows, the correlation value is calculated using all AF data within the range of the pair of windows (usual calculation).例文帳に追加

その後、前記相関値演算手段により得られた相関値のうちの最高相関値が得られたときの前記ウインドウ範囲のシフト量を基準とする前後の所定の範囲（再演算範囲）内で、一対のウインドウ範囲内の全てのＡＦデータを用いて相関値演算（通常演算）を行なう。 - 特許庁

In an address generating section of an arithmetic logic operation section, an address of a semiconductor memory storing a test pattern is generated based on the prescribed calculating equation, this address is sent to a shift register 32 for inputting an address, and a test pattern is written in a semiconductor memory by specifying this address.例文帳に追加

算術論理演算部のアドレス発生部にて、テストパターンを格納すべき半導体メモリのアドレスを所定の演算式に基づいて発生させ、かかるアドレスをアドレス入力用シフトレジスタ３２に送り、このアドレスの指定により半導体メモリにテストパターンが書き込まれる。 - 特許庁

A frequency analysis section 326 applies frequency analysis to the received signal, an arithmetic control section 324 applies fast-Fourier transformation tot the result and generates control signals for the delay, phase shift and attenuation processing from the result of frequency analysis by referencing a table generated in advance.例文帳に追加

周波数解析部３２６にて受信信号を周波数解析し、その結果を演算制御部３２４にて高速フーリエ変換し、その結果を以て予め作成しておいたテーブルを参照することにより、遅延時間、移相量及び減衰率の制御信号を発生させる。 - 特許庁

When it is determined that the repeated pattern is present, the correlation arithmetic operation is re-executed from a shift initial value set based on the image deviation amounts calculated from a pair of image signal strings determined to be not a repeated pattern for the pair of image signal strings determined to be the repeated pattern, and true image deviation amounts are calculated.例文帳に追加

繰り返しパターンありと判定した場合には、繰り返しパターンである一対の画像信号列について、繰り返しパターンでない一対の画像信号列から算出した像ずれ量に基づき設定したシフト初期置から相関演算を再実行し、真の像ずれ量を算出する。 - 特許庁

A specific storage region management part 15 operating by an arithmetic controller 10 of an information processor 1 receives management shift from an operating system 11, and manages the assignment of memory partitions belonging to a specific storage area 21 set in a memory 20 to a task A12 or a task B13.例文帳に追加

情報処理装置１の演算制御装置１０において動作する特定記憶領域管理部１５は、オペレーティングシステム１１から移管を受けて、メモリ２０に設けられた特定記憶領域２１に属するメモリ区画のタスクＡ１２又はタスクＢ１３への割当てを管理する。 - 特許庁

The high-speed vision sensor includes an analog-to-digital (A/D) converter array 13, including A/D converters 210 corresponding to respective lines of photodetectors 120 of a photodetector array 11, and a parallel processing system 14 consisting of arithmetic elements 400 and shift registers 410, in one-to-one correspondence to the respective photodetectors 120.例文帳に追加

受光素子アレイ１１の各列の受光素子１２０に対して１個のＡ／Ｄ変換器２１０を対応させたＡ／Ｄ変換器アレイ１３と、受光素子１２０と１対１に対応する演算素子４００と転送用シフトレジスタ４１０からなる並列処理機構１４とを備えている。 - 特許庁

A display process client 1 determines the value of the exponent part of an characteristic 16-bit integer according to the value of a bit string constituting a 32-bit integer indicating a coordinate value on a graphic display, performs an arithmetic shift operation on the bit string to be sent, and sends the result to a display process server 2.例文帳に追加

表示処理クライアント１は、グラフィック表示の座標値を示す３２ビット整数を構成するビット列の値に応じて、指数部付き１６ビット整数の指数部の値を決定し、送信対象のビット列に対して算術シフト処理を実行して表示処理サーバ２に送信する。 - 特許庁

Afilter arithmetic control means 40 allows a data selector 30 to select 1st-5th stage tip data of a shift register 10 and to give the selected data to 5 sets of multipliers 51-55 and to give each multiplication coefficient (tap coefficient) corresponding to each tip data to the multipliers 51-55 at the first half of the tip period.例文帳に追加

フィルタ演算制御手段４０は、チップ周期の前半で、データセレクタ３０にシフトレジスタ１０の１〜５段目のチップデータを選択させ、５組の乗算器５１〜５５へ供給させるとともに、各チップデータに対応した各乗算係数（タップ係数）を各乗算器５１〜５５へ供給する。 - 特許庁

The navigation arithmetic processing part III includes the unscented Kalman filter 12 for forming a measuring system into a mathematical expression, using a Doppler shift signal based on the carrier wave phase, and a measuring system model by a pseudo-distance signal based on the code phase from the GPS signal processing part II, and for estimating a true value of a measured value taking peripheral information into account.例文帳に追加

前記航法演算処理部IIIは、前記信号処理部IIからの搬送波位相からドップラーシフト信号、符号位相から疑似距離信号による測定系モデルを用いて、測定系を数式化し、周辺情報を考慮して測定値の真値を推定するアンセンテッドカルマンフィルタ１２とを含んでいる。 - 特許庁

This encoder 1 performs vertical-column concatenate folding arithmetic where an encoding ratio is '2/3' to inputted 2-bit input data D1 to convert it to 3-bit coded data D4 and maps it to be the transmission symbol of a 8 PSK(8-Phase Shift Keying) modulation system to output it is one encoding transmission symbol D5 of three-bits.例文帳に追加

この符号化装置１は、入力した２ビットの入力データＤ１に対して、符号化率が“２／３”の縦列連接畳み込み演算を行い、３ビットの符号化データＤ４に変換し、８ＰＳＫ（８−Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調方式の伝送シンボルにマッピングして３ビットの１つの符号化伝送シンボルＤ５として出力する。 - 特許庁

The arithmetic circuit has a memory RAM storing original image data to be referred to by the unit of a macro block being the block of prescribed number of pixels and a pattern judging block for outputting a bit shift quantity S12 required for extracting a pattern, data on whether to permit writing into a memory and data S18 showing which direction one direction of an object boundary pixel is.例文帳に追加

演算回路は、参照すべき元の画像データを所定数の画素のかたまりであるマクロブロック単位で格納したメモリＲＡＭと、パターンを抽出するために必要なビットシフト量Ｓ１２と、メモリへに書き込みを許可するか否かのデータＳ１６と、一方向がいずれの方向のオブジェクト境界画素かを示すデータＳ１８とを出力するパターン判定ブロックとを有する。 - 特許庁

The vascular pulse wave measuring system 10 includes: an optical probe 12 attached to a region of a blood vessel 8 suitable for acquiring the pulse wave of a subject 6; a pulsation waveform output part 30 connected to the optical probe 12 via an optical probe circuit 20 for outputting the pulsation waveform as temporal variation of frequency by using a phase shift method; and an arithmetic operation processing part 50.例文帳に追加

血管脈波測定システム１０は、被測定者６の血管８の脈動取得に適した部位に取り付けられる光探触子１２と、光探触子回路２０を介して光探触子１２に接続され位相シフト法を用いることで周波数の時間変化として脈動波形を出力する脈動波形出力部３０と、演算処理部５０を備える。 - 特許庁

An arithmetic processing device 103 includes: an FFT processor 115 for performing fast Fourier transformation of an analog-digital converted radio signal; a bit extractor 115 for extracting a prescribed number of bits from bit-expanded data by the fast Fourier transformation; and according to a radio resource use amount in the radio signal, a controller 117 for shifting a reference extraction range to extract the prescribed number of bits by a shift amount.例文帳に追加

本発明に係る演算処理装置１０３は、アナログデジタル変換された無線信号を高速フーリエ変換するＦＦＴ処理部１１５と、高速フーリエ変換でビット拡張されたデータから所定ビット数分切り出すビット切り出し部１１５と、無線信号中の無線リソースの使用量に応じて、所定ビット数分切り出すための基準切り出し範囲をずらし量ずらす制御部１１７とを備える。 - 特許庁

A PE 10 of the SIMD microprocessor has two shifter pairs 12 each comprising a PSH 12a and a BSH 12b when an ALU (Arithmetic and Logic Unit) 14 has independently operable ALU(L) 14a and ALU(H) 14b, and has shift data selection circuits 13 performing selection and bit expansion of data output from the shifter pairs 12 correspondingly to each the ALU.例文帳に追加

ＳＩＭＤ型マイクロプロセッサのＰＥ１０において、ＡＬＵ１４がＡＬＵ（Ｌ）１４ａ、ＡＬＵ（Ｈ）１４ｂと２つに分割して動作させることが可能な構成になっているときに、ＰＳＨ１２ａとＢＳＨ１２ｂとから構成されシフタ対１２を２つ備えるとともに、シフタ対１２から出力されたデータを選択およびビット拡張を行うシフトデータ選択回路１３を各ＡＬＵに対応して備えた。 - 特許庁