「arithmetic shift」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

An arithmetic means 2 multiplies digital data Da-Dn outputted from a shift register 1 by corresponding tap gains TGa-TGn for generating multiplied data La-Ln.例文帳に追加

乗算手段２は、シフトレジスタ１から出力されるディジタルデータＤａ〜Ｄｎと、対応するタップゲインＴＧａ〜ＴＧｎとを乗算して、乗算データＬａ〜Ｌｎを生成する。 - 特許庁

An arithmetic processing section 15 calculates a pixel shift quantity in response to the contrast pattern of the image pickup object 16, generates z, y direction moving signals Sz, Sy to shift a position of the image pickup system B in the directions z, y so as to obtain a video signal VB resulting from applying pixel shift to a video signal VA of the image pickup system A.例文帳に追加

演算処理部１５は撮像対象１６の明暗パターンに応じた画素ずらし量を算出し、ｚ，ｙ方向移動信号Ｓｚ，Ｓｙを生成して撮像系Ｂをｚ，ｙ方向に位置をずらし、撮像系Ａの映像信号ＶＡに対して画素ずらしされた映像信号ＶＢが得られるようにする。 - 特許庁

A processor has: an arithmetic and logic unit 13 performing at least one of the four arithmetic operations and a shift operation; a decimal point position register 14 holding decimal point position data of the fixed-point arithmetic; and a rounding/saturation processor 20 performing prescribed rounding and saturation processing to output of the arithmetic and logic unit 13 based on the decimal point position data held in the decimal point position register 14.例文帳に追加

四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット１３と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ１４と、小数点位置レジスタ１４に保持される小数点位置データに基づいて、算術論理演算ユニット１３の出力に対して所定の丸め及び飽和処理を行う丸め／飽和処理器２０とを有する。 - 特許庁

The controlled variables arithmetic expression 32 is corrected based on a detection value of the combustion state detection sensor 13 and is learned, to avoid the shift of correlation defined by the controlled variables arithmetic expression 32 from an actual correlation, caused by change in environmental condition.例文帳に追加

また、燃焼状態検出センサ１３の検出値に基づき制御量演算式３２を補正して学習するので、環境条件が変化することに起因して制御量演算式で定義されている相関が実際の相関からずれることを回避できる。 - 特許庁

In discrete cosine transformation(DCT), orthogonal block transformation and corresponding inverse transformation for performing new integer approximation is provided by reducing the number of transformation per coefficient from four additions and one shift in a 32 bit arithmetic operation to those in a 16 bit arithmetic operation.例文帳に追加

離散コサイン変換（ＤＣＴ）において、新しい整数近似を行う直交ブロック変換および対応する逆変換を、係数当たりの変換処理数が、３２ビット演算から１６ビット演算での４つの加算および１つのシフトに減少させる。 - 特許庁

The arithmetic device reads data of a position corresponding to a printing device 56 of the shift register and when the number of a head for a defective is read in, a marking command is outputted to the printing device to perform marking.例文帳に追加

演算装置が、シフトレジスタの印字装置５６に対応する位置のデータを読み込んでおり、前記不良ヘッドのナンバーを読み込むと、印字装置にマーキング指令を出し、マーキングが行われる。 - 特許庁

The scramble code generator calculates only values of registers 12, 14 relating to the feedback processing and the spread processing and loads the result of arithmetic operation to the registers 12, 14 while shifting a shift register.例文帳に追加

一方、スクランブル符号生成装置は、帰還処理および拡散処理に関与するレジスタ１２，１４の値のみを演算し、シフトレジスタをシフトさせながらレジスタ１２，１４にロードする。 - 特許庁

A snow arithmetic part 220 generates a snow model formed with a plurality of snow based on initial positions and initial speeds and calculates the shift quantities of individual snow with the elapse of the game time.例文帳に追加

雪演算部２２０は、初期位置及び初速度に基づいて複数の雪によって構成される雪モデルを生成し、ゲーム時間の変化に伴って各雪の移動量を計算する。 - 特許庁

To make it possible to simplify the circuit considerably based on because a shift register in a syndrome arithmetic circuit usable in common for an error correction decoder.例文帳に追加

シンドローム演算回路中のシフトレジスタは誤り訂正復号器とも共用可能であることから、総合的に本発明が大幅な回路の簡素化を可能とすることを課題とする。 - 特許庁

The spread code generating circuit conducts processing which is substantially equal to a processing that an M series code depending on a prescribed generation polynomial is outputted serially by using a cyclic shift register, by means of vector arithmetic operations.例文帳に追加

所定の生成多項式により定まるＭ系列符号を巡回シフトレジスタを用いてシリアルに出力するのと実質的に同等の処理をベクトル演算により行う。 - 特許庁

To shorten the time needed for an auto-focusing result while performing shift arithmetic operation to each of a plurality of auto-focusing areas without restricting an auto-focusable range in a specified auto-focusing area.例文帳に追加

特定の測距エリアの測距可能な距離範囲を制限する事無く、複数の測距エリアそれぞれに対するシフト演算を行いながら、測距結果を得るまでの時間を短縮する。 - 特許庁

At the time of executing the dual sum of product arithmetic operation of the dual data columns with single precision, the adder/subtracters 103 and 104 are made to execute parallel accumulating operations by preventing the shifter 105 from executing any shift processing.例文帳に追加

単精度のデータ列どうしのデュアル積和演算時には、シフタ１０５がシフト処理を行わないようにして両加減算器１０３，１０４に並列累算動作をさせる。 - 特許庁

By an arithmetic circuit 17 for ATF phase error of a camera incorporated type 8 mm video tape recorder, when the recorded data of the magnetic tape 11 are reproduced, the ATF phase error of the trace by a magnetic head 12 against the recorded track of the magnetic tape 11 is detected and supplied to an arithmetic circuit 18 for amounts of speed shift and correction.例文帳に追加

カメラ一体型８mmビデオテープレコーダ１のATF位相エラー演算回路１７は、磁気テープ１１の記録データを再生する場合、磁気テープ１１の記録トラックに対する、磁気ヘッド１２によるトレースのATF位相エラーを検出し、スピードずれ量及び補正量演算回路１８に供給する。 - 特許庁

A calculation section 415 uses a decoding halfway result D414 supplied from the decoding halfway result storage memory 1103 via the cyclic shift circuit to carry out a second arithmetic operation corresponding to arithmetic operations of six variable nodes and stores a decoding halfway result D415 obtained as a result into a decoding halfway result storage memory 1104.例文帳に追加

計算部415は、復号途中結果格納用メモリ1103からサイクリックシフト回路を介して供給される復号途中結果D414を用いて、６つのバリアブルノードの演算に対応する第２の演算を行い、その結果得られる復号途中結果D415を復号途中結果格納用メモリ1104に記憶させる。 - 特許庁

To provide a coding arithmetic circuit for performing respectively cyclic code and convolution code arithmetic operations that eliminates the need for preparing a shift register with the same length as a maximum order of a generation polynomial required for a system so as to reduce the circuit scale and freely set the generation polynomial.例文帳に追加

巡回符号演算と畳み込み符号演算のそれぞれの符号化演算回路にシステムで必要とされる生成多項式の最大次数と同じ長さのシフトレジスタを用意することを不要にして回路規模を削減し、生成多項式の設定を自由に行う。 - 特許庁

A calculation section 1102 uses a decoding halfway result D1101 supplied from a decoding halfway result storage memory 1104 via a cyclic shift circuit 1101 to carry out a first arithmetic operation corresponding to three check node arithmetic operations and stores a decoding halfway result D1102 obtained as a result into a decoding halfway result storage memory 1103.例文帳に追加

計算部1102は、復号途中結果格納用メモリ1104からサイクリックシフト回路1101を介して供給される復号途中結果D1101を用いて、３つのチェックノード演算に対応する第１の演算を行い、その結果得られる復号途中結果D1102を復号途中結果格納用メモリ1103に記憶させる。 - 特許庁

This disk player is provided with an arithmetic means for calculating a distance to move before a traverse shift of a pickup, and a speed setting means for setting a traverse speed of the pickup according to the distance to move, and is arranged so that the traverse shift of the pickup is performed at a higher speed when the traverse shift distance is long, than when the distance is short.例文帳に追加

ピックアップのトラバース移動に先立ってその移動距離を演算する演算手段と、その移動距離の長短に応じてピックアップのトラバース速度の遅速を設定する速度設定手段とを備え、トラバース移動の距離が長い場合、距離が短い場合よりも速い速度で、ピックアップのトラバース移動が行われるようにした。 - 特許庁

An image processing apparatus includes a first arithmetic means of calculating a position shift amount between two different images with respect to the position of a predetermined area including a principal subject in the images, a second arithmetic means of calculating an area other than the predetermined area in the two images, and a third arithmetic means of trimming the area other than the predetermined area in the two images.例文帳に追加

本発明による画像処理装置は、画像上で主要被写体を含む所定領域の位置について、異なる２画像間で位置ずれ量を算出する第１演算手段と、２画像において所定領域以外の領域を算出する第２演算手段と、２画像から所定領域以外の領域をそれぞれトリミングする第３演算手段とを備える。 - 特許庁

Thereafter, an image signal processing part 12 processes an image supplied from an image generation part 4B of the computer 4 so as to shift the image in opposite directions by the extents of vertical and horizontal shift obtained by the direction change arithmetic part 11, and a resultant image is outputted to the HMD 2.例文帳に追加

その後、画像信号処理部１２はコンピュータ４の画像生成部４Ｂから供給された画像に対し、前記方位変移演算部１１で演算処理された垂直と水平の各シフト量と同量を逆方向にシフトするように処理を施しＨＭＤ２に出力する。 - 特許庁

Furthermore, the reading result is stored in a shift register, and data for one line of the reference data are applied to a PE which calculates similarity by a shift arithmetic operation, and the number of times of access to the memory is reduced, and a stand-by time necessary for reading the data is reduced so that the overall processing time can be quickened.例文帳に追加

さらに、その読み出し結果をシフトレジスタに格納し、シフト演算によって類似度を計算するＰＥに参照データ１行分のデータを与え、メモリへのアクセス回数を減らしてデータの読み出しに必要な待ち時間を減らすことにより、全体の処理時間の高速化を行う。 - 特許庁

This device is provided with a shift register 160 for an arithmetic operation, which makes a shift register 180 for storing operation data an input, and an EXCLUSIVE-OR circuit 170 consisting of a logical product making an input register 140 for bit selection an input and an exclusive-OR making the output of the register 140 an input.例文帳に追加

演算データを格納するシフトレジスタ１８０を入力とする演算用のシフトレジスタ１６０と、ビット選択用の入力レジスタ１４０とを入力とする論理積とその出力を入力とする排他的論理和からなる排他的論理和回路１７０を備える。 - 特許庁

The semiconductor device includes: a DLL 200 determining a phase shift amount; an arithmetic circuit 300 for shifting the phase by a prescribed phase during the test mode; registers 11 to 16 setting the phase shift amount; and a transmission circuit 10 transmitting and receiving a signal by shifting the phase to a set phase.例文帳に追加

本発明における半導体装置は、位相シフト量を決定するDLL２００と、テストモード時に所定位相ずらす演算回路３００と、位相シフト量を設定するレジスタ１１〜１６と、設定した位相にシフトして信号の送受信を行う伝送回路１０とを備える。 - 特許庁

The optimum engine speed is input into the shift point correcting arithmetic device 5C, which in turn performs a PID operation based on the deviation of an actual gear ratio from a target gear ratio to calculate a vehicle speed correction amount.例文帳に追加

最適エンジン回転数は変速点補正演算装置５Ｃに入力されて、ここで目標変速比と実変速比との偏差に基づくＰＩＤ演算が行われ、車速補正量が算出される。 - 特許庁

The mixed signal is multiplied first by a window function in respective frames set with a shift 1/S (S>2) time as large as the length T of the window function, and respective arithmetic results are converted into signals of time frequency regions.例文帳に追加

まず、窓関数の長さTの1/S（S>2）倍シフトで設定された各フレームにおいて当該窓関数を混合信号に掛け合わせ、それらの各演算結果を時間周波数領域の信号に変換する。 - 特許庁

When a checker 54 detects a defective container, the arithmetic device 64 obtains the number of a head corresponding to the container at the position of the checker and this number is written at a place corresponding to the position of the checker on a shift register 72.例文帳に追加

チェッカ５４が不良容器を検出すると、演算装置がチェッカの位置の容器に対応するヘッドのナンバーを求め、このナンバーをシフトレジスタ７２上の、チェッカの位置に相当する個所に書き込む。 - 特許庁

Then data of the register providing a phase shift by number of bits of the register 108 are obtained through the vector arithmetic operation, and the register 108 outputs a spread code in a plurality of consecutive bits in parallel.例文帳に追加

そして、レジスタ１０８のビット数分の位相シフトを与えた場合のレジスタのデータをベクトル演算により求めていき、レジスタ１０８から連続する複数ビットの拡散符号をパラレルに出力する。 - 特許庁

A first order interpolation arithmetic unit 3 obtains a change (gradient) in the phasing vectors from the target slot and slots before and after the target slot through linear approximation by linear interpolation to calculate the phase shift.例文帳に追加

１次内挿演算器３は注目しているスロット並びにその前後のスロットから直線内挿補間による線形近似によってフェージングベクトルの変化（傾き）を求め、位相ずれを算出する。 - 特許庁

A mantissa matrix element Bm is represented using 6×3 matrix elements S, so that the transform coefficient subjected to the inverse integer transform is normalized by shift arithmetic operation using 2^N (N is a natural number).例文帳に追加

仮数部行列要素Ｂｍを、６×３の行列要素Ｓを用いて表すことで、逆整数変換された変換係数を２のＮ乗（Ｎは自然数）を用いてシフト演算により正規化する。 - 特許庁

In the two-dimensional inverse transformation of de-quantized transform coefficients into output pixel information during decoding, only four additions plus one shift operation are needed, per coefficient, all in sixteen-bit arithmetic.例文帳に追加

復号化中に変換係数を出力画素情報に非量子化する２次元逆変換において、１計数当たり、すべて１６ビット演算の４つの加算および１つのシフト演算のみで実行する。 - 特許庁

A sudden change preventive processing part 40 is also arranged in the steering torque shift control quantity arithmetic operation part 31, and the low-pass filter processing by the sudden change preventive processing part 40 is applied to the transition factor Kss.例文帳に追加

また、操舵トルクシフト制御量演算部３１内にも、急変防止処理部４０が設けられ、遷移係数Ｋssには、当該急変防止処理部４０によるローパスフィルタ処理が施される。 - 特許庁

For subtraction from image data stored in the image memory 7b or for making a combined long image, an arithmetic processor 7c calculates the position deviation of its mechanism system (the holder 3 and the bed 5) from the position information incident to the frame memory of each image data, converts it to a pixel shift quantity, and executes a pixel shift step based on the pixel shift quantity.例文帳に追加

そして、この画像記憶部７ｂに記憶された画像データに対してサブトラクションする際に、或いは、長尺貼り合せを行う際に、演算処理部７ｃによって、各画像データのフレームメモリに付帯させた位置情報から、その機構系（保持装置３及び寝台５）の位置ズレ量を算出して、これをピクセルシフト量に換算して、このピクセルシフト量に基づいてピクセルシフトを実行する。 - 特許庁

To reduce the circuit scale and to attain filter arithmetic operation with an optional tip length below the number of taps of a filter by adopting a configuration such that the number of multipliers or polarity inverters having multiplication function is selected less than the number of the taps of the filter (number of stages of shift registers) and the filter arithmetic operation is conducted with divisions within one tip period.例文帳に追加

乗算器または乗算機能を果たす極性反転器の数をフィルタのタップ数（シフトレジスタの段数）よりも減らし、フィルタ演算を１チップ期間内で分割して行なう構成にすることで、回路規模の縮小を図るとともに、フィルタのタップ数以下の任意のチップ長のフィルタ演算を可能にする。 - 特許庁

A multiplication section 15 and an addition section 17 calculate the sum of the products between the received data, held in the shift register section 11 and the divided spread codes held by the spread code holding section 13 in accordance with the arithmetic rate.例文帳に追加

乗算部１５及び加算部１７は、該演算レートに従って、シフトレジスタ部１１で保持されている受信データと、拡散コード保持部１３で保持されている分割拡散コードとの積和演算を実行する。 - 特許庁

An arithmetic section of a control section of the projector 1 calculates a zoom amount required for displaying the projected image G1 (a real image G2, when executing tilt-and-shift projection) with a screen size S designated by a user.例文帳に追加

プロジェクタ１の制御部は、ユーザによって指定された画面サイズＳで投写画像Ｇ１（あおり投写を行っている場合は、実画像Ｇ２）を表示するために必要となるズーム量を演算部で演算する。 - 特許庁

As enlarging a measuring range by two-wavelength phase-shifting interferometry, it is therefore possible to reduce the effects of errors due to fringe order errors in its arithmetic processes and maintain original high accuracy in phase-shift interferometry.例文帳に追加

このため、２波長位相シフト干渉法により計測レンジを拡大しつつ、その演算過程における縞次数誤りによる誤差の影響を少なくし、位相シフト干渉法本来の高い精度を維持することができる。 - 特許庁

The multi-value PSK decoder for 8PSK or over demodulating I and Q signals demodulated by an orthogonal demodulator employs an adder and a bit shift arithmetic unit, to conduct branch metric calculation on the basis of a square of the Euclidian distance.例文帳に追加

直交復調器で復調されたI信号およびQ信号を復調する8PSK以上の多値PSK復号装置において、加算器とビットシフト演算器を用いてユークリッド距離の二乗に基づくブランチメトリック計算を行う。 - 特許庁

To provide a high speed reciprocal arithmetic unit to be easily constituted only of a general bit shift function installed in a microcomputer or the like, an adder (substracter) and a storage device of small capacity.例文帳に追加

マイクロコンピュータ等に装備されている一般的なビットシフト機能と、加算器（減算器）のみで、また、小容量の記憶装置を設けるのみで、容易に構成できる、高速の逆数演算装置を提供すること。 - 特許庁

The display process server 2 converts the received characteristic 16-bit integer into a 32-bit integer, performs arithmetic shift for restoration to a bit string with the original bit number, and uses the result as a coordinate value on the graphic display.例文帳に追加

表示処理サーバ２では、受信した指数部付き１６ビット整数を３２ビット整数に変換した上で算術シフトを実行して元のビット数のビット列に復元し、これをグラフィック表示の座標値として用いる。 - 特許庁

A control part 3 selects an execution mode of the minimum power consumption of the arithmetic unit to be used, by comparing the number of tasks with the mode shift point of the execution mode information storing part 2 when the number of tasks are give.例文帳に追加

制御部３は、タスクの個数が与えられた場合、このタスク個数と、実行モード情報格納部２のモード転換点と比較して使用する演算器の最も消費電力量が少ない実行モードを選択する。 - 特許庁

The arithmetic part calculates an evaluation parameter for indicating the property of a viewing degree in the examee eye, such as a Strehl ratio, a phase shift (PTF), or the viewing degree by comparing a retina image simulation with a template, based on the acquired low and high aberrations.例文帳に追加

演算部は、求めた低次及び高次収差に基づき、ストレール比、位相シフト（ＰＴＦ）、網膜像シミュレーションとテンプレート比較による見え具合等、被検眼での見え具合の質を示す評価パラメータを算出する。 - 特許庁

This device is provided with (n) shift register parts for constituting 'p+log2n' stages of one-bit shift registers while using a changeover switch for sharing an input latch and an output latch in respectively similar configurations concerning n-dimensional input data having a quantized bit number (p) and 'n/2' butterfly arithmetic parts for performing addition/subtraction at the interval of one bit.例文帳に追加

量子化ビット数ｐのｎ次元の入力データに対してそれぞれ同様の構成をなし、入力ラッチと出力ラッチを共用化する切替スイッチを用いて“ｐ＋ｌｏｇ_2ｎ”段の１ビットシフトレジスタを構成するｎ個のシフトレジスタ部と、１ビットごとに加減算を行う“ｎ／２”個のバタフライ演算部を備える。 - 特許庁

The signal processing part 20 cuts out each sensor signal before and after a prescribed time in which the electric component exceeds a prescribed level, performs an FFT arithmetic processing while performing serial shift, and extracts the data in which the phase difference between frequencies is in the specified range.例文帳に追加

信号処理部２０は、電界成分が所定レベルを超えた前後所定時間の各センサー信号を切出し、順次シフトしながらＦＦＴ演算を行い、周波数間位相差が一定範囲内のデータを抽出する。 - 特許庁

An optical axis center coordinate shift section 522a applies differential arithmetic processing to a horizontal direction count and a vertical direction count received from a counter generating section 521 and optical axis center coordinates set by a system controller.例文帳に追加

光軸中心座標シフト部５２２ａにより、カウンタ生成部５２１より入力された水平方向カウンタ値および垂直方向カウンタ値と、システムコントローラより設定された光軸中心座標との差分演算処理が行われる。 - 特許庁

A snow position determination part 224 determines the initial positions of individual snow in the expression region basest on the representative points calculated by the region determination part 222 and adds the shift quantities of individual snow calculated by the snow arithmetic part 220 to the initial positions.例文帳に追加

雪位置決定部２２４は、各雪の初期位置を領域決定部２２２が算出した代表点に基づいて表現領域内に決定し、雪演算部２２０が計算した各雪の移動量を初期位置に加算する。 - 特許庁

The electronic control device 1 for the continuously variable transmission comprises a CPU (the arithmetic device) 4 for controlling the shift of the continuously variable transmission 10 via drive circuits 5-1 to 5-n in accordance with information from sensors and SWs.例文帳に追加

本発明の無段変速機用電子制御装置１は、各センサー類や各ＳＷ類からの情報に基づき無段変速機１０の変速を駆動回路５−１〜５−ｎを介して制御するＣＰＵ（演算装置）４を備える。 - 特許庁