「arithmetic」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

DATA ARITHMETIC PROCESSOR INCLUDING OUTPUT DISPLAY AND AUTOMATIC TELLER MACHINE例文帳に追加

出力ディスプレイを含むデ—タ演算処理装置及び現金自動入出機。 - 特許庁

The processor executes instructions in an instruction set by an arithmetic unit 204 and executes other custom instructions by a second arithmetic unit 205, respectively.例文帳に追加

本発明によるプロセッサは、命令セット内の命令は演算器２０４で、それ以外のカスタム命令は第２演算器２０５でそれぞれ実行する。 - 特許庁

A 2nd arithmetic unit generates the attached signals, and since the digital power amplifier is provided with a 1st arithmetic unit, that modulates an input signal into a digital signal for power amplification and with other arithmetic units, by using the arithmetic units for the 2nd arithmetic unit, the attached signals can be generated without adding a new circuit.例文帳に追加

第二の演算器で付加信号を発生させるが、デジタル電力増幅装置には入力信号を電力増幅用のデジタル信号に変調する第一の演算器やその他の演算器が元来から備えられているので、これらの演算器を第二の演算器として用いることによって、新たな回路を追加することなく付加信号を発生させることができる。 - 特許庁

The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.例文帳に追加

本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁

The integrated arithmetic circuit starts an arithmetic operation to acquire the sum value of instruction to be executed in sections A to C of an instruction flow according to a control signal c1.例文帳に追加

積算演算回路は、制御信号ｃ１に従って、命令フローの区間Ａ〜Ｃで実行される命令のサム値を得る演算を開始する。 - 特許庁

An addition part 13 adds a correction value to the PID arithmetic output in every specific time proportional cycle and outputs an addition PID arithmetic output.例文帳に追加

加算部１３は所定の時間比例周期毎にＰＩＤ演算出力に補正値を加算して加算ＰＩＤ演算出力を出力する。 - 特許庁

To achieve desired acoustic characteristics by reducing digital arithmetic processing amount.例文帳に追加

希望する音響特性を、デジタル演算処理量を減少して、達成する。 - 特許庁

Data necessary for geometric operation are transferred from an input memory 10 to an integer arithmetic memory 11 and floating-point arithmetic memories 12 and 13.例文帳に追加

整数演算用メモリ１１、浮動小数点演算用メモリ１２および１３は、入力メモリ１０から幾何学演算に必要なデータが転送される。 - 特許庁

To improve processing speed when arithmetic processing is implemented by hardware.例文帳に追加

演算処理をハードウェアで実現する場合の処理速度の向上を図る。 - 特許庁

A prediction arithmetic part 15 performs a prediction arithmetic operation, based on data supplied from region segmenting parts 13 and 14 by using the output of the prediction coefficient memory 12.例文帳に追加

予測演算部１５は、予測係数メモリ１２の出力を使用して、領域切り出し部１３、１４から供給されるデータに基づく予測演算を行う。 - 特許庁

With this, very small value and invalid coefficient data with a value 0 are not processed at the data arithmetic operation section 12, which can reduce the arithmetic operation.例文帳に追加

これにより、非常に小さい値や０を値として取る無効係数データについてはデータ演算部１２で処理が行なわれず、演算量を削減できる。 - 特許庁

The arithmetic result is displayed in the second display area 2b in a displayable range, and when a fraction is present, the arithmetic result is displayed in a floating state in which fractions are rounded-off.例文帳に追加

第２行表示領域２ｂには、演算結果を、表示可能な範囲で表示し、端数が出るときには切捨てるフローティング状態で表示する。 - 特許庁

METHOD, PROGRAM, AND DEVICE FOR INTEGER ARITHMETIC OPERATION例文帳に追加

整数演算の方法および整数演算プログラム、ならびに整数演算装置 - 特許庁

Then, the repetition processing of the division and remainder arithmetic operation is executed only by the set number of times of processing loop by an ALU 811 in an arithmetic part 8.例文帳に追加

（４）演算部８内のＡＬＵ８１１により、設定された処理ループ回数だけ除算および剰余演算の繰り返し処理を実行する。 - 特許庁

The adaptive arithmetic decoding section 110 includes an arithmetic decoding section 111, a symbol appearing probability control section 114, and a probability state storing section 115.例文帳に追加

適応算術復号部１１０は、算術復号部１１１と、シンボル出現確率制御部１１４と、確率状態格納部１１５とを有する。 - 特許庁

The bit string M_i has a bit length predetermined in each arithmetic unit C_i.例文帳に追加

ビット列Ｍ_ｉは演算器Ｃ_ｉごとに予め定められたビット長をもつ。 - 特許庁

POWER EQUIPMENT ARITHMETIC UNIT, POWER GENERATION SYSTEM, AND POWER EQUIPMENT OPERATION PROGRAM例文帳に追加

電力設備演算装置、発電システム、および電力設備演算プログラム - 特許庁

To efficiently achieve arithmetic processing such as CNN arithmetic operation, which is executed by a plurality of processing nodes connected by a network structure, using a limited memory capacity.例文帳に追加

ＣＮＮ演算等のネットワーク構造で接続された複数の処理ノードによって行われる演算処理を、限られたメモリ量で効率良く実現する。 - 特許庁

To attain the display of the arithmetic result, on which the destination of the number of decimal digits and fraction processing is reflected and the display of the arithmetic result in a state where a fraction processing is not conducted.例文帳に追加

演算結果について、小数桁数の指定および端数処理を反映した表示と、端数処理を行わない状態の表示とを可能にする。 - 特許庁

To provide an optical parallel arithmetic unit for executing a much higher speed analog parallel arithmetic operation by shortening a time to be spent on input/output time as much as possible.例文帳に追加

入出力時にかかる時間をできるだけ短縮し、より高速なアナログ並列演算を行うことができる光並列演算装置を提供する。 - 特許庁

To provide an echo canceler that enhances reduction in an arithmetic amount and improvement in converging characteristic of arithmetic operations while keeping high presence.例文帳に追加

本発明の課題は、高い臨場感を保ったまま、演算量の低減／収束特性の改善をする反響消去装置を提供することにある。 - 特許庁

To provide an arithmetic encoder and an arithmetic decoder in which the time required for initialization processing of a generation probability table can be reduced.例文帳に追加

発生確率テーブルの初期化処理に要する時間を削減することが可能な算術符号化装置及び算術復号化装置を提供する。 - 特許庁

The DCT arithmetic section 15 applies DCT arithmetic processing to the difference and the code quantity calculation section 16 calculates a code quantity of a difference DCT coefficient.例文帳に追加

ＤＣＴ演算部１５において差分値をＤＣＴ演算し、符号量算定部１６において差分ＤＣＴ係数の符号量を算定する。 - 特許庁

To provide an arithmetic unit for quickly executing an arithmetic operation when any register hazard occurs by setting an exception enable flag as '0'.例文帳に追加

例外イネーブルフラグが０にセットされており、レジスタハザードが起こった場合に、高速に演算を実行する演算装置を提供することを目的とする。 - 特許庁

To provide a technology to improve usability when substituting an arithmetic element as an operation object designated from a graph into an arithmetic expression to carry out an operation.例文帳に追加

グラフから指定した演算の対象である演算要素を、演算式に代入して演算を行う際のユーザビリティを向上させる技術を提供する。 - 特許庁

Then, a Boolean arithmetic operation is performed (S14), and the fillet or the like is prepared again for the shape obtained as the result of the arithmetic operation (S16), and a draft is prepared (S18).例文帳に追加

次いでブーリアン演算を行い（Ｓ１４）、演算されて得た形状に再びフィレットなどを作成した後（Ｓ１６）、抜き勾配を作成する（Ｓ１８）。 - 特許庁

A feature quantity arithmetic unit 34 calculates the feature quantity of broadcast contents.例文帳に追加

特徴量演算部３４は、放送コンテンツの特徴量を算出する。 - 特許庁

This peak detection circuit 1 is provided with an arithmetic amplifier 2, a plurality of transistors 3 and 4 which operate by receiving the output signal of the arithmetic amplifier 2 and a capacitor 5 for holding.例文帳に追加

ピーク検出回路１において、演算増幅器２と、その出力信号を受けて動作する複数のトランジスタ３、４と、ホールド用のコンデンサ５を設ける。 - 特許庁

ARITHMETIC UNIT FOR COST OF SEWAGE TREATMENT PLANT AND SEWAGE TREATMENT CONTROL AIDING SYSTEM例文帳に追加

下水処理場のコスト演算装置および下水処理制御支援システム - 特許庁

The authentication circuit 210 compares the access key with the external arithmetic result z, and authenticates the main body device 100 when the access key coincides with the external arithmetic result z (S13).例文帳に追加

認証回路２１０は、アクセスキーと外部演算結果ｚとを比較し、両者が同一の場合に、本体機器１００を認証する（Ｓ１３）。 - 特許庁

To attain reduction of memory capacitance for storing data and acceleration of arithmetic processing in an arithmetic unit which implements FFT (or IFFT) processing by means of hardware.例文帳に追加

ＦＦＴ（又はＩＦＦＴ）処理をハードで実現する演算装置において、データを格納するためのメモリ量の削減と、演算処理の高速化を図る。 - 特許庁

Arithmetic cores 10[1]-10[3] respectively execute the processes A, B, C.例文帳に追加

演算コア１０［１］〜１０［３］は、夫々、プロセスＡ、Ｂ及びＣを実行する。 - 特許庁

A receiving device is equipped with: a receiving circuit; an arithmetic unit; and a database.例文帳に追加

受信用デバイスは、受信用回路と演算ユニットとデータベースとを備える。 - 特許庁

This vector processor includes therein at least one vector processing unit 200 provided with the plurality of vector arithmetic pipes 210 performing vector arithmetic processing.例文帳に追加

ベクトル演算処理装置内に、ベクトル演算処理を行う複数のベクトル演算パイプ２１０を設けた少なくとも１以上のベクトル処理ユニット２００を備える。 - 特許庁

The weather information processing device is mounted in a vehicle Q and includes a first arithmetic processing element 110 and a second arithmetic processing element 120.例文帳に追加

気象情報処理機器は、車両Ｑに搭載されるものであって、第１演算処理要素１１０と第２演算処理要素１２０とを備える。 - 特許庁

To provided a direction control system which performs desired linear driving by a driving signal, which is obtained by simple arithmetic processing, without using an arithmetic circuit for exclusive use.例文帳に追加

専用の演算回路を用いず簡単な演算処理で得られる駆動信号で所望の線形駆動を行う方向制御システムを提供する。 - 特許庁

This photodetector is provided with N pieces of units 100_1-100N and a digital arithmetic circuit 40.例文帳に追加

Ｎ個のユニット１００_1〜１００_Nおよびデジタル演算回路４０を備える。 - 特許庁

To provide an electronic device enabling data transfer in which the number of interruptions to an arithmetic control means is reduced so as to reduce the load on the arithmetic control means.例文帳に追加

演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器を実現すること。 - 特許庁

ARITHMETIC METHOD OF ESTIMATED NECESSARY TIME FOR OPERATION IN DISH WASHING AND DRYING MACHINE, AND DISH WASHING AND DRYING MACHINE HAVING ARITHMETIC FUNCTION OF ESTIMATED NECESSARY TIME FOR OPERATION例文帳に追加

食器洗浄乾燥器の予想運転所要時間演算方法，及び予想運転所要時間の演算機能を有する食器洗浄乾燥器 - 特許庁

To provide an easy integer arithmetic method for a notch filter with high precision without an offset due to a numerical arithmetic error in a steady state.例文帳に追加

定常状態において数値演算誤差によるオフセットを発生せずに、簡単でかつ、高精度なノッチフィルタの整数演算方法を提供する。 - 特許庁

To provide a linear feedback shift arithmetic device with little delay, a communication device, a microprocessor, and a data output method in the linear feedback shift arithmetic device.例文帳に追加

遅延の少ない線形帰還シフト演算装置、通信装置、マイクロプロセッサ、及び線形帰還シフト演算装置におけるデータ出力方法を提供する。 - 特許庁

BINARY CARRY ARITHMETIC CIRCUIT, HALF ADDITION CIRCUIT AND INCREMENTER USING THE SAME, BINARY BORROW ARITHMETIC CIRCUIT, HALF SUBTRACTION CIRCUIT AND DECREMENTER USING THE SAME例文帳に追加

２進キャリー演算回路並びにこれを用いた半加算回路及びインクリメンタ、２進ボロー演算回路並びにこれを用いた半減算回路及びデクリメンタ - 特許庁

To speed up an FFT arithmetic operation by allowing pipeline processing in respective FFT arithmetic stage units by avoiding access competi tion to the same bank.例文帳に追加

同一バンクに対するアクセス競合を回避して各ＦＦＴ演算ステージ単位でのパイプライン処理を可能とし、ＦＦＴ演算の高速化を図ること。 - 特許庁

The inverse arithmetic control model 18 outputs a drive waveform signal to an input signal generator 13 as a result which is obtained again by arithmetic, based on the difference.例文帳に追加

その差分に基づいて逆演算制御モデル１８は再演算した結果の駆動波形信号を入力信号発生器１３に出力する。 - 特許庁

ARITHMETIC ENCODER/DECODER RESISTANT TO BIT ERROR AND ITS METHOD, COMPUTER-READABLE RECORDING MEDIUM FOR RECORDING ARITHMETIC ENCODING/DECODING PROGRAM RESISTANT TO BIT ERROR例文帳に追加

耐ビットエラー算術符号化／復号化装置及びその方法、耐ビットエラー算術符号化／復号化プログラムを記録したコンピュータが読み取り可能な記録媒体 - 特許庁