| 意味 | 例文 |
binary circuitの部分一致の例文一覧と使い方
該当件数 : 418件
When the gradation voltage test of the semiconductor device having the liquid crystal driving circuit is performed, a gradation voltage (Vx) generated by the gradation voltage generation circuit 16 of the semiconductor device is compared with a comparison voltage (for example, Vx+ΔV) generated for testing the gradation voltage, and a test result is outputted as a binary voltage from the external terminal of the semiconductor device.例文帳に追加
液晶駆動回路を有する半導体装置であって、半導体装置の階調電圧試験時に、半導体装置の階調電圧生成回路16で生成された階調電圧(Vx)と階調電圧を試験するために生成された比較電圧(例えばVx+ΔV)とを比較し、試験結果を2値電圧として半導体装置の外部端子から出力することを特徴とする。 - 特許庁
Thus, the analog Doppler signal is converted into a digital signal (binary signal) with the comparator 9, so that the power consumption can be reduced because the A/D conversion is not required to be performed by the detecting circuit 8, and the reduction of the power consumption allows continuous operation, thereby keeping the detection performance.例文帳に追加
而して、コンパレータ9によってアナログのドップラー信号をディジタル信号(2値信号)に変換しているため、検知回路8でA/D変換を行う必要がないから消費電力が低減でき、しかも、消費電力を低減したことで連続動作が可能となって検出性能を維持することができる。 - 特許庁
A logic circuit 350 is provided with a p type MOS field effect transistor 351 for supplying a charge to an output node ND and an n type MOS field effect transistor 352 for receiving the combination of a plurality of binary logical signals inputted from the outside part by its gate electrode and source electrode, and for extracting a charge from the output node ND.例文帳に追加
論理回路350は、出力ノードNDに電荷を供給するp型MOS電界効果トランジスタ351と、外部から入力される複数の二値論理信号の組み合わせをゲート電極とソース電極とで受けて出力ノードNDから電荷を引き抜くn型MOS電界効果トランジスタ352とを備える。 - 特許庁
In the circuit DLAT, a pulse signal S03 whose timing is set with reference to an input signal S01 is input from the outside, a timing of a data signal S02 to be output according to the input signal S01 is compared with that of the pulse signal S03, and a binary signal S04 according to a result of their comparison is output.例文帳に追加
データラッチ回路DLATは、入力信号S01に対してタイミングが設定されたパルス信号S03を外部から入力し、入力信号S01に応答して出力されるデータ信号S02とパルス信号S03との間のタイミングを比較し、その比較の結果に応じた2値信号S04を出力する。 - 特許庁
This analog/digital converter for generating a digital output signal G by performing the differential modulation of an analog input signal A is provided with a dither signal generating circuit 70 for generating a dither signal M, and a difference signal C or a derived signal (P) is compared with the dither signal M so that a binary signal E can be generated.例文帳に追加
アナログ入力信号Aを差分変調してデジタル出力信号Gを生成するアナログ−デジタル変換器において、ディザ信号Mを生成するディザ信号発生回路70が設けられ、差分信号Cまたはその派生信号(P)とディザ信号Mとを比較して二値信号Eが生成されるようにする。 - 特許庁
The designing method for the semiconductor integrated circuit generates specifications specifying the structure, specifications, etc., of required hardware and specifies the unused bit array in code data composed of a specific number of binary bits to generate an RTL description showing whether or not the respective bits of all required code data need to be compared.例文帳に追加
本半導体集積回路の設計方法は、所要のハードウエアの構造及び仕様等を指定する仕様書を生成し、2値の所定数ビットから成るコードデータのうちの使用しないビット列を指定し、所要の全てのコードデータの各ビットに対する比較処理の必要性の有無を示すRTL記述を生成する。 - 特許庁
The D/A conversion device includes a plurality of D/A conversion circuits 20a to 20c each having N pieces of first transistors as an N-bit current source, and a gate potential generation circuit 10 which generates potential at gates of the N pieces of first transistors to pass binary-weighted currents through the plurality of D/A conversion circuits 20a to 20c.例文帳に追加
Nビットの電流源であるN個の第1トランジスタをそれぞれ有する複数のD/A変換回路20a〜20cと、前記複数のD/A変換回路20a〜20cそれぞれにおける前記N個の第1トランジスタのゲートにバイナリ重み付けされた電流を流すための電位を発生させるゲート電位発生回路10とを有する。 - 特許庁
An operation unit 4 calculates a deviation between a preset desired value and detection values of voltage and current after AD conversion from the power circuit 1 to be controlled, a positive-negative discrimination of binary data of the deviation thus calculated is made by the bit check unit 5, and a bit position of the most significant digit with "1" or "0" as effective data is checked.例文帳に追加
予め設定された目標値と制御対象となる電源回路1からのAD変換後の電圧や電流の検出値との偏差を演算部4で算出し、ビット確認部5でこの算出した偏差の2進数データの正負判定を行うとともに、その有効データとして“1”もしくは“0”が存在する最上位1桁のビット位置を確認する。 - 特許庁
The analog/digital conversion circuit as an embodiment of the present invention can be made small in area and power consumption by connecting output terminals of a plurality of stages of amplification sections and reducing offset variance by performing averaging processing by majority-logic operation in a stage where conversion to a binary signal is performed.例文帳に追加
本実施形態に係るアナログ/デジタル変換回路によれば、複数段の増幅部の各段において出力端子同士を平均化用抵抗素子により接続するとともに、2値信号に変換された段階で多数決論理演算による平均化処理を行うことによりオフセットばらつきを低減し、回路の小面積化と低消費電力化を実現できる。 - 特許庁
A light quantity type multistage rangefinder comprises: a light emitting unit 1 for emitting a luminous flux to an object O, a photodetector 2 for photodetecting the luminous flux reflected on the object and returned to output a detection signal according to the quantity of the light, and a circuit 3 for deciding a distance to the object via binary values of remote and near distances based on the detection signal.例文帳に追加
光量式多段測距装置は、対象物0に対して光束を投光する投光部1と、対象物から反射して戻って来る光束を受光し、その光量に応じた検出信号を出力する受光部2と、検出信号に基づいて対象物までの距離を遠近2値判定する回路部3とからなる。 - 特許庁
In a control circuit 21 within the vehicular power generation controller, when a test mode judging section 222 judges a test mode, a communication driver 220 sends binary pulse train signals corresponding to a value of an exciting current detected by an exciting current detecting section 212 regardless of the presence of transmission permission sent from an ECU.例文帳に追加
車両用発電制御装置内の制御回路21では、テストモード判定部222によってテスト状態であると判定されると、ECUから送られてくる送信許可の有無に関わらず励磁電流検出部212によって検出された励磁電流の値に対応する2値パルス列信号を通信ドライバ220から送信する。 - 特許庁
In a matrix part 102 of an encoder matrix circuit, dynamic operation lines 8 to 10 are charged from a power supply line to be a high level in a reset period, and binary code signals D0 to D2 are outputted by being potential to be decided according to whether discharge operation lines 11 to 13 are discharged on the basis of logic of switch control signals 22 to 28 in a code output period.例文帳に追加
エンコーダマトリックス回路のマトリックス部102では、ダイナミック動作ライン8〜10が、リセット期間に、電源ラインから充電されてハイレベルになり、コード出力期間に、スイッチ制御信号22〜28の論理に基づいてディスチャージ動作ライン11〜13に放電するか否かで決定される電位になることで、バイナリーコード信号D0〜D2を出力する。 - 特許庁
An encoder detection circuit is provided with a mode conversion function, which converts an absolute value signal into a binary signal so as to encode it, a table part, which is mode-converted by the mode conversion function so as to store a plurality of set mode numbers, and a table selection function that selects a phase of each mode number set in the table part.例文帳に追加
エンコーダ検出回路に、前記絶対値信号を2値信号に変換してコード化するモード変換機能と、このモード変換機能によってモード変換され、設定された複数のモード番号が格納されるテーブル部と、このテーブル部に設定されたモード番号の位相を選択するテーブル選択機能とを設けたことを特徴とする。 - 特許庁
The method further includes a step for utilizing one or more POBDDs (Partitioned Ordered Binary Decision Diagrams) for analyzing one or more partitions according to a falsification-based forward-reachability technique to determine whether or not one or more partitions have one or more errors of the circuit.例文帳に追加
本方法はさらに、前記1以上の分割が前記回路の1以上のエラーを有するか判断するため、ファルシフィケーションベース順方向到達可能性技術に従って前記1以上の分割を分析するため、1以上のPOBDD(Partitioned Ordered Binary Decision Diagram)を利用するステップ102を有する。 - 特許庁
The tracking error detector is provided with an inter-signal amplitude difference adjusting circuit 41 in which gains of gain control amplifiers 3 and 4 that amplify the signals outputted from a light receiving element 1 are adjusted based on the amplitude differences among the signals so that the amplitudes among the two signals inputted to binary circuits 8 and 13 are always the same, and the amplitude differences among the signals are properly adjusted.例文帳に追加
2値化回路8,13に入力される2つの信号間の振幅が常に同一となるように、受光素子1から出力される前記各信号を増幅するゲインコントロールアンプ3,4のゲインを、前記信号間の振幅差をもとに調整し、前記信号間の振幅差を揃える信号間振幅差調整回路41を備える。 - 特許庁
A class D amplifier circuit 100 includes an output terminal Cout to which a load 50 with an inductance component is connected, a drive part 70 which generates a binary drive signal OUTP on the basis of an input signal IN and supplies the generated drive signal OUTP to the output terminal Cout, and a clip detection part 40 which detects whether a clip has been generated in the drive signal or not.例文帳に追加
本発明に係るD級増幅回路100は、インダクタンス成分を有する負荷50が接続される出力端子Coutと、入力信号INに基づいて2値の駆動信号OUTPを生成し、その生成した駆動信号OUTPを出力端子Coutに対して供給する駆動部70と、駆動信号OUTPにクリップが発生しているか否かを検出するクリップ検出部40と、を備える。 - 特許庁
The ASK modulation signal demodulation circuit that compares a received wave level modulated by the ASK system with a reference voltage to demodulate a transmitted binary signal based on the result of comparison, is provided with a reference voltage adjustment means consisting of blocks 1, 2, 3 that adjusts the reference voltage depending on magnitude correlation between the level of the received wave and the reference voltage.例文帳に追加
ASK方式で変調された受信波レベルを基準電圧と比較し、該比較結果をもとに送信された2値信号を復調するASK変調信号復調回路において、前記受信波レベルと前記基準電圧との大小関係に応じて前記基準電圧を調整するブロック1、ブロック2、ブロック3からなる基準電圧調整手段を備えた。 - 特許庁
| 意味 | 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|