「binary circuit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A plural threshold binary transforming circuit 16 transforms a digital signal outputted by an A/D converter 3 to a binary signal by plural thresholds.例文帳に追加

複数閾値２値変換回路１６は、Ａ／Ｄ変換器３より出力されたデジタル信号を複数の閾値にて２値信号に変換する。 - 特許庁

The selection circuit 7 selects binary data by NRZI and supplies it to a demodulation part, while, the circuit 7 selects binary data by NRZ and supplies it to the reproduced signal evaluation value calculating circuit 8.例文帳に追加

選択回路７は、一方でＮＲＺＩによる２値化データを選択して復調部に供給し、他方でＮＲＺによる２値化データを選択して再生信号評価値算出回路８に供給する。 - 特許庁

An output transistor circuit 23 outputs binary output signals to the opposing device.例文帳に追加

出力トランジスタ回路２３は、対向するデバイスに対し２値化出力信号を出力する。 - 特許庁

An elemental area measuring circuit 14 counts binary data in the cardiac cavity in each segment.例文帳に追加

要素面積計測回路１４は各セグメントにおける心腔内の二値化データを計数する。 - 特許庁

In this circuit configuration, the plurality of power supply lines can use a binary drive signal in common.例文帳に追加

この回路構成の場合、複数本の電源線で２値駆動信号を共通化できる。 - 特許庁

Finally, the conversion circuit from a Gray code into a binary code is arranged for the purpose of high-speed conversion.例文帳に追加

最後にグレイコードからバイナリーへの変換回路は、高速変換のために設けられる。 - 特許庁

To provide a cascadable divide-by-two binary counter circuit for use as a synchronous divider circuit in a phase lock loop.例文帳に追加

フェーズ・ロック・ループにおいて同期分周回路としてカスケード接続して使用可能な２分割２進カウンタを提供する。 - 特許庁

The binary freezer produces ultralow temperature, cascade-connecting a refrigerant circuit on high temperature side with a refrigerant circuit on low temperature side.例文帳に追加

２元冷凍装置は高温側冷媒回路と低温側冷媒回路とカスケード接続して超低温を発生させる。 - 特許庁

An RGB/YMCK conversion circuit 207 converts luminance data of an original image generated by a read sensor 12 into corresponding luminance data, a binary processing circuit 10 applies binary processing to the converted luminance data and provides an output.例文帳に追加

読取センサ１２で生成した原稿画像の輝度データは、ＲＧＢ／ＹＭＣＫ変換回路２０７で対応する輝度データに変換され、２値化回路２１０で２値化されて出力される。 - 特許庁

The reception part 3A has an amplifier circuit 32, which amplifies a reception signal of the standard radio wave and a binary coding circuit 37, which conducts binary coding of the amplified reception signal so as to obtain a time code.例文帳に追加

受信部３Ａは、標準電波の受信信号を増幅する増幅回路３２と、増幅した受信信号を二値化してタイムコードを得る二値化回路３７とを備える。 - 特許庁

A likelihood determination circuit 48 determines one likelihood on the basis of P binary data corresponding to one transmission item in a binary data row output from the over-sampling circuit 42.例文帳に追加

尤度決定回路４８は、オーバーサンプリング回路４２から出力されたバイナリデータ列の中の１つの送信データに対応するＰ個のバイナリデータに基づいて１つの尤度を決定する。 - 特許庁

A memory array 4 is divided into a storage region of binary and a storage region of multi-level, and corresponding to the above, a multi-level write-in/read-out control circuit 12 and a binary write-in/read-out control circuit 13 are provided.例文帳に追加

メモリアレイ４を多値および２値記憶の領域に分割し、それに対応して多値書き込み／読み出し制御回路１２と２値書き込み／読み出し制御回路１３を設ける。 - 特許庁

To convert AC input voltage to a binary signal of ON/OFF, improve electric performance of a circuit, reduce the cost of the circuit and number of circuit elements, and lessen circuit space.例文帳に追加

交流入力電圧をオン・オフの２値信号に変換し、回路の電気的な性能を高め、回路のコストダウンと回路素子数の低減、回路面積の縮小を図る。 - 特許庁

The pixel normalization circuit has one or more of pixel rearrangement circuits, a conversion circuit from a Gray code into a binary code, a reset subtract circuit and a multiple sampling normalization circuit.例文帳に追加

画素正規化回路は、１つ又はそれ以上画素再配置回路、グレイコードからバイナリーへの変換回路、リセット減算回路及び、マルチプルサンプリング正規化回路を有する。 - 特許庁

In this tracking error signal generating circuit, a threshold which is made to have a prescribed hysteresis width is set in each binary circuit of binary circuits so that the binary circuit does not perform binarization to a signal component from which a sufficient amplitude cannot be obtained, and has a possibility of being buried in a noise component among signal components by the shortest pit length which are obtained in a light receiving signal.例文帳に追加

受光信号中に得られる最短ピット長による信号成分のうち、充分な振幅レベルが得られずノイズ成分に埋もれている可能性のある信号成分については２値化を行わないように、２値化回路に所要のヒステリシス幅を持たせた閾値を設定する。 - 特許庁

In a binary signal generating circuit in which a target is set to make DSV values zero, the value of deviation in the DSV values by the modulation system is added to a binary threshold value.例文帳に追加

DSV値を0とすることを目標とする二値化信号生成回路において、変調方式によるDSV値のずれの値を二値化閾値に加算する。 - 特許庁

To provide a ternary/binary conversion circuit for ternary/binary conversion which can be manufactured in an inexpensive usual CMOS process and can realize low power consumption.例文帳に追加

廉価な通常のＣＭＯＳプロセスで製造でき且つ低消費電力性を実現可能な３値／２値の変換のための３値／２値変換回路を実現する。 - 特許庁

To provide a binary comparing circuit and a method for comparing binary data capable of reducing a layout area and a consumption power and increasing a comparison speed.例文帳に追加

レイアウト面積と消費電力とを減少させると共に、比較速度を増加させ得る二進比較回路及び二進データの比較方法を提供すること。 - 特許庁

A color conversion LUT 7 converts the compressed signals L3, H, C2 into signals for an output device, and a binary processing circuit 8 applies binary processing to the converted signals.例文帳に追加

圧縮された信号Ｌ３、Ｈ、Ｃ２は色変換ＬＵＴ７において出力装置用の信号に変換され、二値化回路８において二値化される。 - 特許庁

The receiving part 3A has an amplification circuit 32 which amplifies a reception signal of the standard radio wave, an AGC circuit 36 which controls a gain of the amplification circuit 32 and a binary coding circuit 37 which conducts binary coding of the amplified reception signal with a threshold so as to obtain time information.例文帳に追加

受信部３Ａは、標準電波の受信信号を増幅する増幅回路３２と、増幅回路３２のゲインを制御するＡＧＣ回路３６と、増幅した受信信号を閾値で二値化して時刻情報を得る二値化回路３７とを備える。 - 特許庁

The delay quantity in a delay circuit 21 is determined based on the binary signals Bi1, Bi2.例文帳に追加

この２値化信号Ｂｉ１、Ｂｉ２に基づき、遅延回路２１での遅延量が決定される。 - 特許庁

BINARY CONVERSION CIRCUIT AND METHOD, AD CONVERSION APPARATUS, SOLID-STATE IMAGING DEVICE, AND CAMERA SYSTEM例文帳に追加

バイナリ値変換回路およびその方法、ＡＤ変換装置、固体撮像素子、並びにカメラシステム - 特許庁

A data path selection circuit (19) switches a read path for the binary data and externally outputs it.例文帳に追加

データ経路選択回路（１９）は２値データの読出し経路を変更して外部に出力する。 - 特許庁

The control circuit 8 feedback controls the inverter circuit 6 such that the time difference between respective binary signals outputted from the zero-cross detection circuit 15 becomes zero.例文帳に追加

制御回路８ではゼロクロス検出回路１５から出力された２値信号の各値の時間差をゼロにするようにインバータ回路６をフィードバック制御する。 - 特許庁

A decode circuit 13 decodes gain setting signal into a first gain value with binary m bits and store it into a gain value storage circuit 14.例文帳に追加

デコード回路１３はゲイン設定信号をバイナリｍビットの第１ゲイン値にデコードし、これをゲイン値保持回路１４で保持する。 - 特許庁

A combination of the multi-value logic circuit, a pull-down resistor 26, and binary determination means existing in an input section of a D-type flip-flop 27 changes a multi-value signal to a binary signal concurrently with changing a multi-value hazard to a binary hazard.例文帳に追加

この多値論理回路、プル・ダウン用抵抗２６及びＤ型フリップ・フロップ２７の入力部に有る２値判別手段の組合せが、多値信号を２値信号に変えると同時に多値ハザードを２値ハザードに変える。 - 特許庁

A binary multi-value conversion circuit 67 converts the binary smoothing enlargement image data obtained by the smoothing enlargement circuit 65 into multi- value image data based on the non-background value (multi-valued data) and the background value (multi-valued data).例文帳に追加

２値多値変換回路６７は、スムージング拡大回路６５で得られた２値スムージング拡大画像データを、非下地値（多値データ）および下地値（多値データ）に基づいて多値画像データに変換する。 - 特許庁

An input circuit 21a inputs binary input signals from the device, inputs the input reference voltage for identifying the binary input signals, includes a selection circuit for selecting either one of the driving power supply voltage of the binary input signals in the device further, and identifies the binary input signals on the basis of the voltage selected in the selection circuit.例文帳に追加

入力回路２１ａは、デバイスから２値化入力信号を入力し、２値化入力信号を識別するため入力参照電圧を入力すると共に、デバイスにおける２値化入力信号の駆動電源電圧とのいずれか一方を選択する選択回路をさらに備え、選択回路で選択された電圧に基づいて２値化入力信号を識別する。 - 特許庁

Afterward, the switch circuit 21 is switched to a regulator circuit 26 side, and regulation processing is repeated by a sequential search method or a binary search method.例文帳に追加

その後、スイッチ回路２１を調整回路２６側に切り替え、シーケンシャルサーチ法またはバイナリサーチ法により調整処理を繰り返す。 - 特許庁

The binary signal is inputted to an AND circuit AN, which outputs a detection signal OSCSTP.例文帳に追加

この２値信号は論理積回路ＡＮに入力され、検知信号ＯＳＣＳＴＰが出力される。 - 特許庁

A memory management circuit 7 applies rotation processing to the binary CMYK signals by using a page memory 8.例文帳に追加

この２値の各Ｃ、Ｍ、Ｙ、Ｋ信号をページメモリ８を用いて、メモリ管理回路７により回転処理する。 - 特許庁

The first binary counter sequentially sends out an impedance control code of (n) bits to a replica of a matching circuit.例文帳に追加

第１のバイナリカウンタは、整合回路のレプリカにｎビットのインピーダンス制御コードを順次送出する。 - 特許庁

A dither matrix circuit 1 adopts a dither matrix method to apply binary processing to a received multi-value image signal.例文帳に追加

ディザマトリクス回路１は、ディザマトリクス方式により、入力された多値の画像信号を２値化する。 - 特許庁

To use a ternary CAM as a binary CAM with one time write without increasing circuit scale.例文帳に追加

回路規模を増大させることなく、１回の書き込みで３値ＣＡＭを２値ＣＡＭとして使用する。 - 特許庁

CODE CONVERSION CIRCUIT FOR OPTICAL DUO-BINARY TRANSMISSION AND OPTICAL TRANSMITTER AND OPTICAL RECEIVER USING THE SAME例文帳に追加

光デュオバイナリ伝送用の符号変換回路およびこれを用いた光送信装置および光受信装置 - 特許庁

Then, a bit converting circuit (22) converts these bit planes into non-binary weighted-bit planes.例文帳に追加

次にビット変換回路（２２）によりこれらビット平面を非二進の重み付けされたビット平面に変換する。 - 特許庁

Also, a maximum likelihood decoder 6 based on PR(1, -1) generates two kinds of binary data by NRZ and binary data by NRZI, and supplies them to the selection circuit 7.例文帳に追加

また、PR（1,-1）に基づいた最尤復号器６も、ＮＲＺによる２値化データとＮＲＺＩによる２値化データの２種類を生成し、選択回路７に供給する。 - 特許庁

A maximum likelihood decoder 5 based on PR(1, 2, 1) generates two kinds of binary data by NRZ and binary data by NRZI as output, and supplies them to a selection circuit 7.例文帳に追加

PR(1,2,1)に基づいた最尤復号器５は、出力としてＮＲＺによる２値化データとＮＲＺＩによる２値化データの２種類を生成し、選択回路７に供給する。 - 特許庁

A 4-bit binary light header signal which is made to be a linearly polarized wave by a polarization control circuit 11 is divided into four 4-bit binary light header signals by a splitter 12.例文帳に追加

偏波制御回路１１によって直線偏波にされた４ビット２値光ヘッダ信号は、分波器１２によって４個の４ビット２値光ヘッダ信号に分割される。 - 特許庁

A reproduced signal SP is converted into a binary signal of 1, 0 by a binarizing circuit 81, a clock signal PCK is reproduced by PLL circuits 82-84 referring to this binary signal.例文帳に追加

二値化回路８１で再生信号ＳＰを１，０の二値信号に変換し、この二値信号を参照して、ＰＬＬ回路８２〜８４で、クロック信号ＰＣＫを再生する。 - 特許庁

To provide a binary-decimal conversion circuit which is increased in the processing speed for conversion from a 4-bit binary number to a decimal number.例文帳に追加

本発明による２進１０進変換回路は４ビット毎の２進数を１０進数に変換することができる処理速度を向上させた２進１０進変換回路である。 - 特許庁

To attain an interface circuit and a binary data transmission method by which a noise margin is expanded on the receiving side before receiving binary data and noise to be generated is reduced.例文帳に追加

受信側で２値データの受信前にノイズマージンを拡大したり、発生するノイズの低減を図ることのできるインタフェース回路および２値データ伝送方法を実現する。 - 特許庁

The arithmetic circuit 3 synthesizes the image signal binarized by the dither matrix circuit 1 with the binary image signal whose edge parts are extracted by the edge extract circuit 2 through a logical arithmetic operation.例文帳に追加

演算回路３は、ディザマトリクス回路１で２値化した画像信号とエッジ抽出回路２でエッジを抽出した２値の画像信号とを論理演算して合成する。 - 特許庁

A first calculating circuit 3 executes predetermined calculation operations on the parts of the (m+1) binary data derived by the binary data deriving circuit 2 and having the same bit state, in a unified manner.例文帳に追加

第１の演算処理回路３は、２進数データ派生回路２によって派生された（ｍ＋１）個の２進数データにおいて、ビットの状態が同一である部分に対して統一的に所定の演算処理を実行する。 - 特許庁

A signal combining circuit 17 combines plural signals fed from the circuit 16 to output it as one binary signal.例文帳に追加

信号合成回路１７は、複数閾値２値変換回路１６より出力された複数の信号を合成し、１つの２値信号として出力する。 - 特許庁