「binary circuit」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

In this waveform shaping circuit, an output voltage waveform of the photocoupler PC1 reflecting an energizing voltage waveform of the branch wiring BL1 is shaped by utilizing charging and discharging operations of the capacitor C1, and an output signal of the reset circuit 16 output to a microcomputer 12 is converted into a binary signal corresponding to the switching operation.例文帳に追加

この波形整形回路は、分岐配線ＢＬ１の通電電圧波形が反映されるフォトカプラＰＣ１の出力電圧波形をコンデンサＣ１の充放電動作を利用して整形し、マイコン１２に出力するリセット回路１６の出力信号をスイッチ操作に応じた２値信号に変換する。 - 特許庁

To provide a level shift circuit which can stably set the binary signal level in an output signal when only a second supply voltage VCC2 is supplied and thereby can eliminate the restrictions on output nodes thereof which can be used as signals to a high supply voltage circuit and requires no complicated adjustment to the size of a transistor.例文帳に追加

、第２電源電圧ＶＣＣ２のみが供給された場合に出力信号における２値の信号レベルを安定して設定することができ、高電源電圧回路への信号として使用できるレベルシフト回路の出力ノードの制限をなくすと共に、煩雑なトランジスタサイズの調整を必要としないレベルシフト回路を得る。 - 特許庁

A reception circuit 1 is constituted of a light reception means 2, an amplifier 3 converting received current I1 generated in the light reception means 2 into a voltage signal V1 and comparator 4 which binarizes the voltage signal V1 of the amplifier 3, based on a threshold VTH and outputting the binary signal to an inner circuit as a reception signal RX.例文帳に追加

受信回路１は、受光手段２と、受光手段２にて発生する受信電流Ｉ１を電圧信号Ｖ１に変換する増幅器３と、増幅器３の電圧信号Ｖ１をしきい値ＶTHに基づいて２値化し、その２値信号を受信信号ＲX として内部回路に出力する比較器４とからなる。 - 特許庁

A coupling processing circuit 105 generates an area and area information on this area on the basis of the edge coordinate of the detected edge area and extracts the character area in the binary image on the basis of the edge coordinate and the area information.例文帳に追加

結合処理回路１０５は、検出されたエッジ領域のエッジ座標に基づいて、領域及び該領域に関する領域情報を生成し、エッジ座標及び領域情報に基づいて、２値画像中の文字領域を抽出する。 - 特許庁

When plates for all colors are made, an energy control circuit 35 makes the plates while histogram control is being carried out on the basis of an application energy control signal S in accordance with the histogram data HD stored in the memory 37 and binary-coded data D3.例文帳に追加

全ての色の版を製版するに際して、エネルギ制御回路３５が、メモリ３７に記憶されたヒストグラムデータＨＤに応じた印加エネルギ制御信号Ｓと２値化データＤ３とに基づいて基づいてヒストグラム制御を行いながら製版を行う。 - 特許庁

Furthermore, when the analog input voltage Vin becomes lower than or equal with a reference voltage (-V2), a threshold voltage (-V1) is varied so as to invert output in a comparator 11b for each clock during fixed clocks by operating a binary voltage output circuit 13b.例文帳に追加

また、アナログ入力電圧Ｖｉｎが基準電圧（−Ｖ２）以下になると、二値電圧出力回路１３ｂの動作によって、コンパレータ１１ｂにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（−Ｖ１）が変化する。 - 特許庁

A weighting circuit 15 changes a soft decision result outputted from a binary encoder 14 by taking into consideration codes in the vicinity of the soft decision result, and a block turbo decoder 17 performs repetitive decoding of error correction on the basis of the changed soft decision result.例文帳に追加

重み付け回路１５がバイナリエンコーダ１４から出力された軟判定結果を前後の符号を考慮して変更し、ブロックターボ復号器１７が変更後の軟判定結果に基づいて誤り訂正の繰返し復号を実施するように構成した。 - 特許庁

At this time, even in the case that the level of the light receiving signal is changed, it is possible to make the binary circuit so as not to perform the binarization to the signal component having the possibility of being buried in the noise component surely by making the hysteresis width variable according to the envelope width of the light receiving signal.例文帳に追加

このとき、受光信号のエンベロープ幅に応じてヒステリシス幅を可変することで、受光信号のレベルが変化した場合にも確実にノイズ成分に埋もれている可能性のある信号成分を２値化しないようにできる。 - 特許庁

During assembly with other units, the coloring of phases in a hierarchical unit may change (e.g., be reversed or flipped), but the correct binary colorability of a hierarchical unit is preserved, which simplifies assembly of the integrated circuit layout.例文帳に追加

他の単位との組み立ての際、階層単位における位相のカラーリングは変化する（例えば、反転されるか又はフリップされる）ことがあるが、集積回路レイアウトの組み立てを簡素化する階層単位の正確なバイナリ・カラー付け機能は、維持される。 - 特許庁

When an analog input voltage Vin becomes equal with or higher than a reference voltage (+V2), a threshold voltage (+V1) is varied so as to invert output in a comparator 11a for each clock during fixed clocks by operating a binary voltage output circuit 13a.例文帳に追加

アナログ入力電圧Ｖｉｎが基準電圧（＋Ｖ２）以上になると、二値電圧出力回路１３ａの動作によって、コンパレータ１１ａにおける出力が、一定クロックの間、１クロック毎に反転するように、閾値電圧（＋Ｖ１）が変化する。 - 特許庁

The record decision means 4 decides that the breaking fault has occurred to the circuit 10 on detecting the binary signal inputted from the fault detecting means 2 changing from 0 to 1 and holds the time inputted from a timer means at this time together with the date.例文帳に追加

記録判定手段４は、故障検出手段２から入力する２値信号が０から１に変化するのを見て回路１０に断線故障が生じたものと判定し、計時手段からその時入力される時刻を年月日と共に保持する。 - 特許庁

At the same time, a zooming system switching control information 6 indicating that the image data information 2 is binary data or multi-value data is outputted from the memory 1 to a zooming system two switching means 7, on the basis of a command from the circuit 5.例文帳に追加

また同時に、キャラクタイメージ読書制御回路５からの指令により、イメージデータ情報２が二値データ又は多値データであることを示すズーム方式切替制御情報６がキャラクタイメージメモリ１からズーム方式二切替手段７へ出力される。 - 特許庁

The device is provided with a control circuit 36, the contents of (n-1) stages of a binary counter 24 allotted to the most significant bit are stored in memory cells of the first (n-1) pieces of the EEPROM, the contents of nth or (n+1)-th memory cell are varied with alternate cycles.例文帳に追加

制御回路（３６）を設け、最上位ビットに割り当てた２進カウンタ（２４）のｎ−１段の内容をＥＥＰＲＯＭの最初のｎ−１個のメモリセルに記憶し、ｎ番目または（ｎ＋１）番目のメモリセルの内容を交互するサイクルで変える。 - 特許庁

To provide an image reader that reads a front side/rear side of originals consecutively carried by a slit exposure system and uses a proper threshold so as to apply binary processing to the front side/rear side of the originals thereby preventing the increase in number of components and enhancing the operating rate of the circuit.例文帳に追加

連続搬送される原稿の表および裏をスリット露光方式により読取る画像読取装置において、原稿の表と裏を適切なしきい値を用いて２値化し、部品点数の増加を抑制し、回路の稼働率を向上させる。 - 特許庁

The level shift circuit (3) outputs a pair of binary input signals of the opposed levels having the amplitude between the predetermined first positive power source voltage VDD1 and the predetermined negative power source voltage, by level-shifting to a pair of binary signals of the opposed levels having amplitude between the predetermined second positive power source voltage VDD2 larger than the first positive power source voltage VDD1 and the negative power source voltage.例文帳に追加

レベルシフト回路（３）は、所定の第１正側電源電圧ＶＤＤ１と所定の負側電源電圧との間の振幅を有する２値の相反するレベルの一対の入力信号を、第１正側電源電圧ＶＤＤ１よりも大きい所定の第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の相反するレベルの一対の信号にレベルシフトさせて出力する。 - 特許庁

A transmission-side integrate circuit transmits data and a signal for AC timing confirmation by multiplexing them through binary-quaternary conversion and then a reception-side integrated circuit can extract the data and signal for AC timing confirmation from the received quaternary signal, thus the propriety of the AC timing can be confirmed without adding an extra signal.例文帳に追加

送信側の集積回路において、データとＡＣタイミング確認用の信号を２値４値変換により多重して伝送することにより、受信側の集積回路において、受信した４値信号からデータとＡＣタイミング確認用の信号を抽出できるため、余分な信号を付加することなくＡＣタイミングの正当性確認が行える。 - 特許庁

When a binary signal (Doppler signal) output from a comparator 9 is taken out of an input port of a detecting circuit 8 (microcomputer), for example, a low level Doppler signal is input continuously for a predetermined time or longer, the detecting circuit 8 determines that the moving body O exists in a monitored space and outputs a detection signal.例文帳に追加

本実施形態においては、コンパレータ９から出力される２値信号（ドップラー信号）が検知回路８（マイコン）の入力ポートから取り込まれ、例えば、ローレベルのドップラー信号が所定時間以上連続して入力された場合、監視空間内に移動物体Ｏが存在すると検知回路８が判断して検出信号を出力する。 - 特許庁

A second circuit 15 in the second chip 12 has a first inverter which receives binary first data A as input and which outputs a first or second potential and a first capacitor connected between an output edge of the first inverter and a common conductor.例文帳に追加

第二チップ１２内の第二回路１５は、二値の第一データＡが入力され、第一及び第二電位のうちの一つを出力する第一インバータと、第一インバータの出力端と共通導電体との間に接続される第一キャパシタとを備える。 - 特許庁

The energy dispersal circuit which generates a pseudo random binary sequence (PRBS) and executes an exclusive-OR (XOR) operation with respect to a data signal, includes a register value calculator for calculating a register value of a shift register 203 on the basis of inputted data and a packet number.例文帳に追加

ＰＲＢＳ（擬似ランダム符号系列）を生成しデータ信号とビット単位でＸＯＲ（排他的論理和）演算を行うエネルギー拡散回路において、入力されたデータ、パケット番号を基にシフトレジスタ部２０３のレジスタ値を算出するレジスタ値算出部を備える。 - 特許庁

A transmission device 20 performs emphasis processing which enlarges high-frequency component amplitude of a generated signal wave, i.e. amplitude of a value of binary data upon transition based on a capacity of capacitor component of a transmission side static electricity discharge protection circuit 27 and an attenuation amount.例文帳に追加

送信装置２０は、送信側静電気放電保護回路２７のコンデンサ成分の容量及び電祖中の減衰量に基づいて、生成した信号波の高周波成分の振幅、即ち２値データの値の遷移時の振幅を大きくする強調処理を行う。 - 特許庁

To provide a smoothing method and a smoothing circuit capable of smoothing processing for a multi-level image with a simple structure without increasing a required look-up table in size more than a look-up table used for smoothing processing of binary image data.例文帳に追加

本発明は、スムージング方法及びスムージング回路に関し、必要とするルックアップテーブルのサイズを、２値画像データのスムージング処理に使用するルックアップテーブルより大きくすることなく、簡単な構成で多値画像のスムージング処理を可能とすることを目的とする。 - 特許庁

If automatic color selection is designated, an image combining circuit 18 generates synthetic image data by replacing least significant bits of a color difference component, for example, in pixels of the color image data with a value of relevant pixels in the monochromatic binary image data and stores the generated image data in a buffer memory 20.例文帳に追加

画像合成回路１８は、自動カラー選択が指定されている場合、カラー画像データの各画素の例えば色差成分の最下位ビットを白黒２値画像データの当該画素の値に置き換えることで合成画像データを生成し、バッファメモリ２０に蓄積する。 - 特許庁

Based on the LSB bit information of an input digital signal IN for setting one by the value of a binary digit from the LSB side, the first condition branch circuit 20 creates boundary bit information becoming the boundary of continuous arrangement in the bit arrangement of an output digital signal.例文帳に追加

２進数の値分だけＬＳＢ側から１とする入力デジタル信号ＩＮのＬＳＢのビット情報に基づき、第１の条件分岐回路２０は出力デジタル信号のビット配列中の連続配列の境界となる境界ビット情報を生成する。 - 特許庁

The pixel parts, which are arranged in line, each include a current-driven type light-emitting element (i) for exposing the photo conductor to light, and a circuit element (ii) for making a driving current selectively flow to the light-emitting element depending on a binary voltage corresponding to the data signal.例文帳に追加

これらは、ライン状に配列されており、(ｉ)感光体を露光するための電流駆動型の発光素子及び(ｉｉ)該発光素子に駆動電流をデータ信号に対応する２値電圧に応じて選択的に流すための回路素子を夫々含む。 - 特許庁

A third circuit 16 in the third chip 13 includes a second inverter which receives binary second data B as input and outputs a third or fourth potential, and a second capacitor connected between an output edge of the second inverter and the common conductor.例文帳に追加

第三チップ１３内の第三回路１６は、二値の第二データＢが入力され、第三及び第四電位のうちの一つを出力する第二インバータと、第二インバータの出力端と共通導電体との間に接続される第二キャパシタとを備える。 - 特許庁

The method for constituting a pass transistor logic circuit includes a step for logic composition using CMOS logic composing algorithm, a step for generating binary decision trees each having a variable order from the result of the logic composition in accordance with specified constraints, and a step for obtaining a plurality of pass transistor logic circuits each including ≥1 pass transistor by mapping the binary decision trees.例文帳に追加

本発明による方法は、パストランジスタ論理回路を構成する方法であって、ＣＭＯＳ論理合成アルゴリズムを利用して論理合成を行うステップと、所定の制約条件に応じて、前記論理合成の結果からそれぞれ変数順序を有する複数の二分決定木を生成するステップと、前記複数の二分決定木をマッピングすることにより、それぞれ１以上のパストランジスタを含む複数のパストランジスタ論理回路を得るステップとを包含する。 - 特許庁

A threshold element circuit is applied to the reconstructable integrated circuit, makes configuration data constituting logical function multivalued multibit representation of a binary variable, reduces the number of threshold elements by using differential operation about an input state, and has, that is, a terminal connected to an electric potential whose value is fixed during performing function in an input terminal of a threshold element circuit of a second stage.例文帳に追加

再構成可能集積回路に適用されるしきい素子回路について、論理関数機能を構成する構成データを２値変数の多ビット表現によって多値化し、また、入力状態に関する差分演算機能を用いることによって、しきい素子数を低減する回路であり、つまり、２段目のしきい素子回路の入力端子に、関数機能を実行する期間中に値が固定されている電位に接続される端子を有する回路である。 - 特許庁

This color image communication equipment decides the image area of a mixed image to a luminance signal in a color component signal in a decision circuit 1070, quantizes a halftone image by using a quantization reference value (a), quantizes binary image data by using a qunatization reference value (b) (a<b) and transmits them.例文帳に追加

カラー成分信号のうち、輝度信号に対して混在画像の像域を判定回路１０７０で判定し、中間調画像については量子化参照値ａを用いて量子化し、２値画像データについては量子化参照値ｂ（ａ＜ｂ）を用いて量子化して送信する。 - 特許庁

A phase comparator circuit (21) carries out phase comparison and amplitude detection by using the RF signal component remaining in the output signal of a subtractor (17) and a signal that is obtained by binary-coding the RF component included in an output signal of a first VGA (15) with a reference voltage (Vref).例文帳に追加

位相比較回路（２１）は、減算器（１７）の出力信号に残留するＲＦ信号成分と、第１のＶＧＡ（１５）の出力信号に含まれるＲＦ信号成分を基準電圧（Ｖｒｅｆ）で二値化した信号とで、位相比較および振幅検出を行う。 - 特許庁

A data driving circuit 140 receives this binary signal Ds and applies a voltage turning the pixels ON or a voltage turning them OFF to the respective pixels for every subfield in which one field is divided also it is provided with two kinds or more of voltage values of the voltage turning them ON and it performs weightings for every subfield by these voltage values.例文帳に追加

データ線駆動回路１４０では、この２値信号Ｄｓを受けて、１フィールドを分割したサブフィールド毎に画素をオンにする電圧またはオフにする電圧を印加すると共に、オンにする電圧の電圧値を２種類以上備えて、この電圧値によりサブフィールド毎の重み付けを図る。 - 特許庁

When a fingerprint is registered, the fingerprint sensor 104 reads the fingerprint, and the whole of binary image data generated by a fingerprint registering circuit 14 according to the read fingerprint is sent to the collating apparatus 4 as it is and stored in an image memory 16 of the collating apparatus 4.例文帳に追加

指紋を登録する際には、登録装置２の指紋センサー１０４により指紋が読み取られ、読み取られた指紋に基づき指紋登録回路１４が生成した２値化画像データーは全体がそのまま照合装置４に送られて、照合装置４の画像メモリー１６に格納される。 - 特許庁

A data line drive circuit 140 receives the binary signal Ds, and applies a voltage turning on the pixel or the voltage turning off it at every sub-field dividing one field, and is provided with two kinds or above of the voltages turning on, and the weighting at every sub-field is performed by the voltages.例文帳に追加

データ線駆動回路１４０では、この２値信号Ｄｓを受けて、１フィールドを分割したサブフィールド毎に画素をオンにする電圧またはオフにする電圧を印加すると共に、オンにする電圧の電圧を２種類以上備えて、この電圧によりサブフィールド毎の重み付けを図る。 - 特許庁

A discrimination circuit 51 discriminates power levels of amplified outputs of the downlink signal and the uplink signal on the basis of output signals from the amplifiers 32, 42 and outputs first and second comparison signals denoting the magnitude correlation with first and second threshold values in a binary value.例文帳に追加

判定回路５１は、増幅器３２、４２の出力信号に基づき、下り信号及び上り信号の増幅出力の電力レベルを判別するものであり、第１の閾値及び第２の閾値との大小関係を２値で示す第１比較信号及び第２比較信号を出力する。 - 特許庁

An encoding circuit 6 regards each data Ip as binary data, generates coded data by performing, e.g. MH coding of the first data Ip among plural data Ip, performs MMR coding of the other data Ip with the first data Ip as reference data and generates coded data.例文帳に追加

符号化回路６は、各データＩｐを２値イメージデータと見なし、複数のうちの最初のデータＩｐに対しては例えばＭＨ符号化を行って符号データを生成し、他のデータＩｐに対しては該最初のデータＩｐを参照用の基準データとしたＭＭＲ符号化を行い、符号データを生成する。 - 特許庁

The control means can be comprised of a comparison circuit 21 for generating a binary pulse signal by comparing the amplitude of the output signal of the microphone 15 with a threshold and a low pass filter 22 removing the high-frequency components of the pulse signal, to generate a control signal for changing the light intensity of the light source 13.例文帳に追加

制御手段はマイク１５の出力信号の振幅を閾値と比較して２値のパルス信号化する比較回路２１と、そのパルス信号の高周波成分を除去して光源１３の光量を変化させるための制御信号とするローパスフィルタ２２とによって構成することができる。 - 特許庁

A transmitting circuit part of the receiver alternatively changes down signal voltage of a sensor line between two signal levels of 18v and 24v, converts the desired binary signal 0, 1 into the down signal voltage and transmits it by length of level time T_0, T_1 of the down signal level of 18v.例文帳に追加

受信機の送信回路部は、感知器回線の下り信号電圧を異なる２つの信号レベル１８ボルトと２４ボルト間で交互に変化させ、且つ下り信号レベル１８ボルトのレベル時間Ｔ_0，Ｔ_1の長短により所望の２値信号０，１を下り信号電圧に変換して送信する。 - 特許庁

To provide a bit map formation method for forming multivalued character data where one dot is represented by a gray level which can be processed by a print engine by applying binary character data in which the character is facing sideways and inverted laterally, and to provide a printer, an integrated circuit and a bit map formation apparatus.例文帳に追加

文字が横向きかつ左右反転された２値の文字データを流用して、印刷エンジンで処理可能な階調値で１ドットが表現された多値の文字データを生成できるビットマップ生成方法、印刷装置、集積回路及びビットマップ生成装置を提供する。 - 特許庁

To provide a disk signal analyzing apparatus with a fast analysis time and a small circuit scale, adaptable to various PRML (Partial Response Maximum Likelihood) systems, with a high degree of freedom and capable of property analyzing a histogram even when a greater error exists in evaluating a disk signal recorded in at least a binary form or over.例文帳に追加

少なくとも2値以上で記録されたディスク信号の評価にあたり、解析時間が速くできて回路規模が小さく、様々なＰＲＭＬシステムにも適応が可能で自由度が高く、エラーが大きい場合にもヒストグラム解析が適切に行えるディスク信号解析装置を提供すること。 - 特許庁

To provide a control system which makes a reception sensitivity control parameter determining the reception sensitivity of an optical receiving circuit automatically follow up an optimum position by using the jitter quantity of a binary equalized data signal obtained by binarizing a received signal as a parameter representing the received signal quality.例文帳に追加

受信信号品質を表すパラメータとして受信信号を２値変換して得られる２値化等化データ信号のジッタ量を用いて光受信回路の受信感度を決定する受信感度制御パラメータを自動的に最適位置に追従させる制御方法の提供。 - 特許庁

To generate surely a binary signal synchronized with an AC signal from the AC signal on which a DC signal is superimposed by a circuit structure suitable for forming an IC, without depending on temperature compensation requiring troublesome adjustment, and without narrowing a frequency band of signal detection by a filter.例文帳に追加

面倒な調整を要する温度補償に依存することなく、また信号検出の周波数帯域をフィルタで狭めることもなく、ＩＣ化に適した回路構成でもって、ＤＣ信号が重畳されたＡＣ信号からそのＡＣ信号に同期する２値信号を確実に生成する。 - 特許庁

The 8-bit data obtained by binary encoding of the clock number of the application period of a display signal voltage to each signal line Ls in one horizontal scanning period calculated on the basis of the frequency of the data clock CLK is set in an internal register HGRES of a control circuit 23 in accordance with the external input.例文帳に追加

コントロール回路２３の内部レジスタＨＧＲＥＳに、データクロックＣＬＫの周波数ｆを基に算出された、１水平走査期間における各信号ラインＬｓへの表示信号電圧の印加期間のクロック数を２進数化した８ビットデータが外部入力に従って設定される。 - 特許庁

An information detection circuit latches a binary signal received by a delayed flip-flop 272i at a time T(=iL/n) and provides an output by using, as a trigger, a second clock signal that is outputted from a delay element 271i by a delay of iL/n (1≤i≤n-1) and uses a unit frame period L for its period.例文帳に追加

情報検出回路は、遅延素子２７１ｉ、（１≦ｉ≦ｎ−１）においてｉＬ／ｎだけ遅らさせて出力され、単位フレーム期間Ｌを周期とする第２のクロック信号をトリガとして、ディレイドフリップフロップ２７２ｉにＴ＝ｉＬ／ｎに入力された２値信号をラッチして出力する。 - 特許庁

A double density mode pixel pattern generating section 422 of a hard circuit configuration adds a binary image subjected to bit map expansion to the code information obtained by the pattern recognition as to the image attended with resolution change and double density processing and receives a main scanning/subscanning double density code to generate correction data through logical arithmetic operations.例文帳に追加

解像度変更：倍密を伴う画像はハード回路構成の倍密モード用画素パターン生成部４２２により、ビットマップ展開された２値画像をパターン認識し得たコード情報に加え、主走査・副走査倍密コードを入力として論理演算で補正データを生成する。 - 特許庁

The control circuit performs the control in such a manner that the read-out determination level with respect to the non-volatile memory cell to raise the threshold voltage when performing the binary information storage attains the level between the highest threshold voltage distribution and the next highest threshold voltage distribution in the multi-value information storage.例文帳に追加

制御回路は２値で情報記憶を行うとき閾値電圧を高くする不揮発性メモリセルに対する読出し判定レベルが多値の情報記憶における最も高い閾値電圧分布とその次に高い閾値電圧分布との間のレベルになるように制御する。 - 特許庁

The circuit change is performed by giving the structure data to an input inversion portion by a programmable NOT gate for an N-operation, a fundamental circuit where a two input NAND gate or a two input OR gate is a tree structure of a binary tree and is connected by installing the programmable NOT gate between respective connection lines, and an output inversion portion by the programmable NOT gate for the N-operation.例文帳に追加

この回路変更は、Ｎ操作のためのプログラマブルＮＯＴゲートによる入力反転部と、２入力ＮＡＮＤゲートまたは２入力ＯＲゲートが、二分木の木構造で、それぞれの接続線の間にプログラマブルＮＯＴゲートを介在させて接続された基本回路と、Ｎ操作のためのプログラマブルＮＯＴゲートによる出力反転部とに、構成データを与えることにより行う。 - 特許庁