「binary circuit」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

To obtain logical simulation method and device capable of executing logical simulation contributing to the debugging of circuit operation by specifying an abnormal position in the circuit operation in the case of executing simulation by a binary simulator which can not process an indefinite state.例文帳に追加

不定状態を扱えない２値シミュレータでシミュレーションする場合、回路動作の異常箇所を特定し、回路動作のデバッグに貢献する論理シミュレーションを可能とする論理シミュレーション方法および装置を提供する。 - 特許庁

To provide a binary FSK modulated wave data generation circuit capable of generating a stable FSK modulated wave having a constant modulation index without entailing central frequency shift or frequency drift.例文帳に追加

中心周波数ずれや周波数ドリフトを伴わず安定であって、かつ変調指数が一定なＦＳＫ変調波を生成可能な、２値ＦＳＫ変調波データ発生回路を提供する。 - 特許庁

A current control signal which is an output from a current light control circuit 109 is a binary signal, and the value changes depending on whether or not the light control signal 108 exceeds the threshold value.例文帳に追加

電流調光回路１０９からの出力である電流制御信号は２値の信号であって、調光信号１０８が閾値を越えたかどうかにより値が変化する。 - 特許庁

Consequently respective outputs from the OR circuits 12, 13 and respective outputs from the comparators 11-4, 11-8 become gray codes, which are converted into binary codes by a code conversion circuit 14 to obtain digital signals.例文帳に追加

これにより、ＯＲ回路１２，１３の各出力および比較器１１-4，１１-8の各出力がグレイコードとなり、これをコード変換回路１４でバイナリコードに変換してデジタル信号とする。 - 特許庁

A second calculating circuit 4 executes predetermined individual calculating operations on parts of the binary data having different bit states.例文帳に追加

第２の演算処理回路４は、２進数データ派生回路２によって派生された（ｍ＋１）個の２進数データにおいて、ビットの状態が異なる部分に対して個別に所定の演算処理を実行する。 - 特許庁

To provide a method for performing addition/multiplication as well as addition of binary system, a circuit, method for four operations of hardware and a method of four operations of a table by software.例文帳に追加

この発明は、２進法の加算のみの計算ではなく加乗算の計算方法、ハードの加減乗除用回路と方法及びソフトによる表加算乗除方法に関するものである。 - 特許庁

An edge generation circuit 20 generates a binary signal Bi1 for edge detection based on a scan signal acquired by scanning a work Wk by a laser beam in a scanning optical system 10.例文帳に追加

走査光学系１０でワークＷｋをレーザ光で走査して得られたスキャン信号に基づき、エッジ信号生成回路２０がエッジ検出用の２値化信号Ｂｉ１を生成する。 - 特許庁

To provide a liquid crystal display method and a liquid crystal-driving circuit, which are capable of suppressing the variation of an effective voltage depending on a driving voltage waveform even in the case of binary driving in a time division system.例文帳に追加

時分割方式で２値駆動しても、駆動電圧波形に依存する実効電圧の変動を抑止することのできる液晶駆動方法および液晶駆動回路を提供する。 - 特許庁

To provide a linearity enhancement circuit that dispenses with an adder for performing operation by a binary code and can be operated speedily with low power consumption, and to provide a ΣΔA/D converter and a reception apparatus.例文帳に追加

バイナリコードで演算する加算器が不要で、高速、低消費電力で動作することが可能な線形性改善回路、ΣΔＡ／Ｄ変換器、および受信装置を提供する。 - 特許庁

A binary counter 1, a comparator circuit 2, a counter 3, an inverter 4, and AND circuits 5, 6 output pulse width modulated signals CTL1, CTL2 of duty ratios in accordance with set data D0-D5.例文帳に追加

バイナリカウンタ１、比較回路２、カウンタ３、インバータ４及びＡＮＤ回路５，６は、設定データＤ０〜Ｄ５に応じたデューティー比のパルス幅変調信号ＣＴＬ１，ＣＴＬ２を出力する。 - 特許庁

Therefore a required orthogonal code can be outputted from the final selection circuit 3-n by properly supplying binary signals m1 to mn to the other input terminals of respective AND gates 13-1 to 13-n.例文帳に追加

このため、各アンドゲート１３-1〜１３-nの他方の入力端子に二値信号ｍ1 〜ｍn を適宜供給すれば、最終段の選択回路３-nから所望の直交符号が出力される。 - 特許庁

To obtain an always stable output with immunity to the effect of a noise in a signal input output circuit that provides an output of a binary signal in response to an input signal.例文帳に追加

入力信号に応じた２値信号を出力する信号入出力回路において、ノイズの影響を受けることなく常に安定した出力が得られるようにする。 - 特許庁

A mapping circuit 11 converting logic address from the outside to a physical address is provided, while a dividing position between a multi- region and a binary region is held in a division address register 15.例文帳に追加

外部からの論理アドレスをメモリアレイの物理アドレスに変換するマッピング回路１１を設けると共に、分割アドレスレジスタ１５に多値領域と２値領域との分割位置を保持しておく。 - 特許庁

To simplify scaling to quickly generate a quotient in a division circuit which adopts a high-base subtraction shift system, where scaling of a divisor is performed, and the redundant binary representation for a partial remainder.例文帳に追加

除数のスケーリングを行う高基数減算シフト方式かつ部分剰余に冗長二進表現を用いる除算回路において、スケーリングを簡略化し商生成を高速化する。 - 特許庁

The digital data stored in the external storage circuit 17 is classified for each pulse width using the binary signal, and the reproducing analog signal is evaluated using the classified digital data.例文帳に追加

この２値化した信号を用いて外部記憶回路１７に記憶されているディジタルデータをパルス幅ごとに分類し、同分類したディジタルデータを用いて再生アナログ信号を評価する。 - 特許庁

To provide a bit deviation detecting circuit in a small scale with low power consumption which directly detects an amount of deviation that is binary number encoded from a synchronized digital hierarchy (SDH) frame signal.例文帳に追加

本発明の課題は、２進数符号化されたずれ量をＳＤＨフレーム信号から直接検出する、小規模で低消費電力のビットずれ検出回路を提供することにある。 - 特許庁

By adopting such constitution, a demodulation circuit 19 can be arranged at a post stage of the turbo decoder in a reproducing system, demodulation processing can be performed for binary data after hard decision.例文帳に追加

かかる構成を採用すれば、再生系において、ターボデコーダの後段に復調回路１９を配することができ、硬判定後の２値化データに対して復調処理を実行できる。 - 特許庁

A generating circuit for video signals by the display modes outputs an input video signal with an analog value, as it is, with a binary digital value, or with a multi-level digital value.例文帳に追加

表示モード別ビデオ信号生成回路において、入力されたビデオ信号をアナログ値のまま出力したり、２値のデジタル値で出力したり、多値のデジタル値で出力したりする。 - 特許庁

The waveform deformation circuit 2 performs such process as to make the time required for falling of a binary signal consisting of "1" signal and "0" signal longer than that required for rising thereof.例文帳に追加

この波形変形回路２は、“１”の信号と“０”の信号とを有する２値信号の立ち上がりに要する時間よりも立ち下がりに要する時間が長くなるような処理を行う。 - 特許庁

The encoder circuit 24 converts a binary digital audio signal received at an input 26 into many singulary digital drive signals to be fed one by one each to each output transducer.例文帳に追加

エンコーダ回路（２４）は、入力（２６）で受信した２進デジタルオーディオ信号を、各出力トランスジューサに１づつ供給するために多数の単進デジタル駆動信号に変換する。 - 特許庁

An O/E(optoelectric) conversion session 2 converts a received optical signal into an electrical signal, and supplies the electrical signal to a clock recovery section 4 and the binary decision circuits 5, 6, 7 via a distribution circuit 3.例文帳に追加

受信した光信号をＯ／Ｅ（光−電気）変換部２で電気信号に変換し、分配回路３を介してクロック再生部４及び各２値判定回路５，６，７へ供給する。 - 特許庁

Image data information 2 is ouptutted from a character image memory 1 to a binary data zooming means 3 and to a multi-value data zooming means 4, on the basis of a command from a character image reading control circuit 5.例文帳に追加

キャラクタイメージ読書制御回路５からの指令により、キャラクタイメージメモリ１からイメージデータ情報２が二値データ用ズーム手段３と多値データ用ズーム手段４へ出力される。 - 特許庁

A built-in analog test circuit 20 performs the processing above and outputs a result of whether or not the voltage Vout is decreased (increased) before and after the input of the volume setting data as a binary H/L voltage.例文帳に追加

これを内蔵のアナログテスト回路２０で行い、ボリューム設定データ入力前後でＶｏｕｔが低下（上昇）したか否かをＨ／Ｌの２値の電圧として出力する。 - 特許庁

The level shift circuit (3) is provided with a level shift circuit (4) for outputting a pair of input signals by respectively level-shifting to the binary signals having amplitude between the second positive power source voltage VDD2 and negative power source voltage, and a timing adjustment circuit (5) for adjusting the timings of level change of two signals respectively outputted from the level shift circuit (4).例文帳に追加

レベルシフト回路（３）は、一対の入力信号を第２正側電源電圧ＶＤＤ２と負側電源電圧との間の振幅を有する２値の信号にそれぞれレベルシフトさせて出力するレベルシフト回路部（４）と、レベルシフト回路部（４）からそれぞれ出力された２つの信号のレベル変化のタイミングを調整するタイミング調整回路部（５）とを備える。 - 特許庁

The induction type proximity sensor includes a U-shaped core 1, a coil 2 as an oscillation element wound around the U-shaped core 1, an oscillation circuit 43 including the coil 2, a comparison circuit 45 for generating a binary ON or OFF signal on the basis of a Q value of the coil, and an output circuit 46 for amplifying an output of the comparison circuit.例文帳に追加

本発明の誘導型近接センサは、Ｕ形コア１と、前記Ｕ形コア１に巻かれた、発振要素としてのコイル２と、前記コイル２を含む発振回路４３と、前記コイルのＱ値に基づいて二値のＯＮまたはＯＦＦ信号を発生させる比較回路４５と、前記比較回路の出力を増幅する出力回路４６と、を有する。 - 特許庁

This device is provided with a boosting circuit 12 boosting power source voltage 11 supplied to an IC, and a limiter circuit 13 having a function by which high voltage being an output of the boosting circuit is limited, binary voltage values are selected from the limiter circuit 13 depending on recording/erasing of data or evaluation of data, either of voltage values is outputted to a memory block 14.例文帳に追加

ＩＣに供給される電源電圧１１を昇圧する昇圧回路１２、昇圧回路出力である高電圧を電圧制限する機能を持つリミッタ回路１３を備えており、データの記録／消去時または評価時によって、リミッタ回路１３から二値の電圧値を選択し、どちらか一方の電圧値をメモリブロック１４に出力する。 - 特許庁

The disk device amplifies, by an RF equalizer (equalizer) 12, an RF signal read from an optical disk D by an optical pickup 24 according to a cycle, and generates a digital signal from the RF signal by a binary circuit 13 and a PLL circuit 14.例文帳に追加

本発明のディスク装置は、光ディスクＤから光ピックアップ２４で読み出したＲＦ信号をＲＦイコライザ（イコライザ）１２で周期に応じて増幅し、２値化回路１３及びＰＬＬ回路１４でＲＦ信号からデジタル信号を生成する。 - 特許庁

To perform accurate feedback control for removing the DC component of an inverter circuit by making the DC component of an output current detectable while making insulation through a photocoupler possible by converting the output from an inverter circuit into a binary signal.例文帳に追加

インバータ回路の出力を２値信号に変換してフォトカプラによる絶縁を可能としながらも出力電流の直流成分の多寡を検出可能としてインバータ回路の直流成分を除去するフィードバック制御を精度よく行う。 - 特許庁

In this ultrasonic vortex flowmeter 10, a vortex signal output from a phase comparing circuit 29 is converted into a binary signal (vortex pulse signal)comprising only a high level and a low level in a comparator circuit 32 to be input into a counter part 40.例文帳に追加

超音波式渦流量計１０においては、位相比較回路２９から出力された渦信号が、コンパレート回路３２でハイレベルとローレベルとのみからなる２値の信号（渦パルス信号）に変換されてカウンタ部４０に入力される。 - 特許庁

A subbright circuit 26 (an adjusting means) is provided on the output side of a data latch circuit 24 of the driver 200 and '0' data equivalent to display on of the binary display data, for example, are adjusted for every corresponding voltage levels R, G and B and supplied to the pixels.例文帳に追加

デジタルドライバ２００のデータラッチ回路２４の出力側にはサブブライト回路２６（調整手段）を設け、ここで２値表示データの表示オンに相当する例えば「０」データの対応電圧レベルＲ，Ｇ，Ｂ毎に調整して各ピクセルに供給する。 - 特許庁

A cascade capacitor C including a high-stage-side (the outside of the refrigerating device) evaporator 4 and a low-stage side (the inside of the device) condenser 6 is shared, and high-stage side circulation circuit A and a low-stage side circulation path B are formed, thus composing a cascade- type binary refrigerating circuit.例文帳に追加

高段側（庫外）蒸発器４と低段側（庫内）凝縮器６とを含むカスケードコンデンサＣを共通として、高段側循環回路Ａと低段側循環経路Ｂとを形成することでカスケード方式の二元冷凍回路を構成する。 - 特許庁

A voltage comparator circuit compares a reference signal varied in a constant voltage range wider than that of a noise level, and the noise level to form binary signals by sampling, and the noise level is evaluated from the standard deviation of an output frequency of mixture of a high level and a low level over a sample count of binary signals.例文帳に追加

雑音レベルよりも大きな一定の電圧範囲において変化させられる基準信号と雑音レベルとを電圧比較回路により比較して２値信号をサンプリング形成し、２値信号のサンプル数に対するハイレベルとロウレベルとが混在する出力頻度の標準偏差から雑音レベルの評価を行う。 - 特許庁

By this constitution, the binary signal is processed with an internal repeat frequency, which is higher than the repeat frequency of an output signal and is at least independent of the signal processing to be executed, on the basis of the circuit arrangement where the binary signal is internally processed with the same repeat frequency as the output signal.例文帳に追加

この構成により、２進信号を出力信号が発生する繰返し周波数と同一の繰返し周波数で内部処理する回路配置に基づいて、出力信号の繰返し周波数より高く且つ実行すべき信号処理と少なくともほぼ無関係の内部繰返し周波数で処理する。 - 特許庁

In the electrophotography image recorder, an object identification circuit 1 decomposes received image data into a text object and a non-text object, a half tone processing circuit 2 applies half-tone processing to them separately and a half tone information storage circuit 3 stores the processed objects as half tone information comprising binary bit map data.例文帳に追加

この電子写真画像記録装置では、入力された画像データがオブジェクト識別回路１でｔｅｘｔオブジェクトとｎｏｎ−ｔｅｘｔオブジェクトとに分解され、それぞれ別々にハーフトーン処理回路２でハーフトーン処理されて２値のビットマップデータによるハーフトーン情報としてハーフトーン情報保持回路３に保持される。 - 特許庁

A changeover circuit 11 receives a binary band selection voltage from the band decoder 10, a switching voltage outputted from a 2nd terminal 23 changes a tuning frequency of an intermediate frequency tuning circuit 6, a switching voltage outputted from a 3rd terminal 24 changes a trap frequency of a trap circuit 7.例文帳に追加

バンドデコーダー１０からの二値のバンド選択電圧が切換回路１１に入力され、第二の端子２３から出力される切換電圧によって中間周波同調回路６の同調周波数を変化させると共に、第三の端子２４から出力される切換電圧によってトラップ回路７のトラップ周波数を変化させる。 - 特許庁

A transmission circuit 5 is constituted of a light emitting means 6, and a current driver circuit 7 inputting the binary signal outputted from the inner circuit as a transmission signal TX for converting the transmission signal TX into a current signal, amplifying it and supplying amplified current to the light emitting means 6 as a transmission current I2.例文帳に追加

送信回路５は、発光手段６と、内部回路から出力された２値信号を送信信号ＴX として入力し、送信信号ＴX を電流信号に変換するとともに増幅し、増幅した電流を送信電流Ｉ２として発光手段６に供給する電流ドライバ回路７とからなる。 - 特許庁

A host interface circuit 2 can receive a printer print command including a binary image data of CMYK or a network print command including JPEG image data from a host unit.例文帳に追加

ホストインタフェース回路２は、ホスト装置から、ＣＭＹＫの２値化されたイメージデータを含んだプリンタ印刷コマンドを受けることもできるし、ＪＰＥＧイメージデータを含んだネットワーク印刷コマンドを受けることもできる。 - 特許庁

A mask circuit 8 masks an SRF signal 5 being a binary output from a comparator with a mask width narrower than a minimum width of the SRF signal 5 so as to control a width of a drive signal of a constant current source 6.例文帳に追加

マスク回路８によりコンパレータの２値化出力であるＳＲＦ信号５の最小幅よりも短いマスク幅で、このＳＲＦ信号５をマスクし、定電流源６の駆動信号幅を制御する。 - 特許庁

Since a VCO 33 of the PLL circuit 44 generates a clock phase-locked to the reference frequency signal, an ACD 46 samples the clock and converts an analog reproduction signal into a binary digital signal.例文帳に追加

ＰＬＬ回路４４のＶＣＯ３３が基準周波数信号に位相同期したクロックを生成するので、ＡＣＤ４６はこのクロックをサンプリングしてアナログ再生信号を２値化デジタル信号に変換する。 - 特許庁

Since the binary circuits do not perform binarization to the signal components which are buried in the noise component in the circuit, correct signals can be obtained as phase comparison signals and the accuracy of the tracking error signal is prevented from being deteriorated.例文帳に追加

ノイズ成分に埋もれた信号成分について２値化が行われないことで、位相比較信号として正確な信号を得ることができ、トラッキングエラー信号の精度悪化が防止される。 - 特許庁

To provide a D/A converter which does not require a high clock like a PWM for converting multi-valued gradation to one binary signal and does not require high accuracy in a D/A conversion circuit.例文帳に追加

多値の階調を１つの２値信号に変換するＰＷＭの様に高いクロックを必要とせず、またＤ／Ａ変換回路に高い精度を必要としないＤ／Ａ変換装置を提供すること。 - 特許庁

The RGB/CMYK conversion table 5 converts the multi-value R, G and B digital signals into multi-value CMYK digital signals, and an error spread processing circuit 6 converts the multi-value CMYK digital signals into binary CMYK signals.例文帳に追加

ＲＧＢ／ＣＭＹＫ変換テーブル５で多値のＲ、Ｇ、Ｂディジタル信号を多値のＣＭＹＫディジタル信号に変換し、誤差拡散処理回路６で２値の各Ｃ、Ｍ、Ｙ、Ｋ信号に変換する。 - 特許庁

The binary signal from the binarizing circuit 3 has a dropout period where the vector of the input QPSK modulation signal is 0, and the phase is inverted at 180° before and after the dropout period.例文帳に追加

また、２値化回路３からの２値化信号は、入力ＱＰＳＫ変調信号のベクトルが０となり期間で欠落した期間を有し、かつこの欠落期間の前後で位相が１８０゜反転している。 - 特許庁

Thus, a fluctuation width of a DC level of an analog input signal due to a filter circuit 7 can be reduced to decrease jitter in the SRF signal 5 from the binary output after passing through the comparator.例文帳に追加

これによって、フィルタ回路７によるアナログ入力信号のＤＣレベルの変動幅を小さくすることができ、コンパレータ通過後の２値化出力のＳＲＦ信号５のジッタを低減することができる。 - 特許庁

Thus, the offset of the output voltage of the operational amplifier 1a is quantized while being weighted in accordance with the number of times of the latched output voltage at that time, and is stored within the control circuit 2a as a binary logic signal.例文帳に追加

このようにして、そのときのラッチが何回目であるかに応じて重み付けしてオペアンプ１ａの出力電圧のオフセットを量子化し、２値の論理信号として制御回路２ａ内に記憶する。 - 特許庁