「bipolar mos」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The first circuit includes a first type first MOS transistor, a second type first MOS transistor, and a first bipolar junction transistor.例文帳に追加

第一の回路は、第一の形式の第一のMOSトランジスタ、第二の形式の第一のMOSトランジスタ、及び第一のバイポーラ接合トランジスタを含むようにする。 - 特許庁

The second circuit is constituted of a first type second MOS transistor, a second type second MOS transistor, resistor, and a second bipolar junction transistor.例文帳に追加

第二の回路を、第一の形式の第二のMOSトランジスタ、第二の形式の第二のMOSトランジスタ、抵抗器、及び第二のバイポーラ接合トランジスタから構成する。 - 特許庁

To provide a semiconductor device comprising performing a process subsequent to a bipolar base after covering an MOS passive element with an insulating film in a method for manufacturing an integrated circuit containing the bipolar and the MOS passive elements.例文帳に追加

バイポーラおよびＭＯＳ、受動素子を含む集積回路の製造方法において、ＭＯＳ、受動素子を絶縁膜で覆った後に、バイポーラのベース以降の工程を行うことを特徴とする半導体装置を提供する。 - 特許庁

A protection element 1 has a structure in which a vertical bipolar transistor Q1 and a parasitic bipolar transistor Q2 are formed in a part of a device with a MOS structure.例文帳に追加

保護素子１は、MOS構造のデバイスの一部に、縦型バイポーラトランジスタＱ１と寄生バイポーラトランジスタＱ２とを形成した構造になっている。 - 特許庁

A protection element 1 has a structure in which a vertical type bipolar transistor Q1 and a parasitic bipolar transistor Q2 are formed in the part of the device of a MOS structure.例文帳に追加

保護素子１は、MOS構造のデバイスの一部に、縦型バイポーラトランジスタＱ１と寄生バイポーラトランジスタＱ２とを形成した構造になっている。 - 特許庁

A Darlington connection of a bipolar transistor 7 and a bipolar transistor 2 with a load L is made, a P type MOS transistor 5 is provided between the emitter of the bipolar transistor 2 and the base of the bipolar transistor 7, and an N type MOS transistor 6 is provided between the base and emitter of the bipolar transistor 7.例文帳に追加

負荷Ｌにバイポーラトランジスタ７とバイポーラトランジスタ２がダーリントン接続され、バイポーラトランジスタ２のエミッタとバイポーラトランジスタ７のベース間にＰ型ＭＯＳトランジスタ５が設けられ、バイポーラトランジスタ７のベースとエミッタ間にＮ型ＭＯＳトランジスタ６が設けられる。 - 特許庁

The electrostatic protective circuit has a first junction type bipolar transistor and a second junction type bipolar transistor which are formed in a thyristor structure; and an MOS transistor intervened between a collector terminal of the first junction type bipolar transistor and a base terminal of the second junction type bipolar transistor.例文帳に追加

サイリスタ構造に形成された第１接合型のバイポーラトランジスタ及び第２接合型のバイポーラトランジスタと、第１接合型のバイポーラトランジスタのコレクタ端子と第２接合型のバイポーラトランジスタのベース端子との間に介挿されたＭＯＳトランジスタと、を設ける。 - 特許庁

The base potential of a parasitic bipolar transistor 11 is quickly raised by supplementarily injecting charges generated by static electricity into the base electrode B of the transistor 11, by using the tunnel current Im of an MOS element by mainly using the MOS element as a trigger element.例文帳に追加

トリガ素子として主にMOS素子を用いて、静電気によって生じた電荷を前記MOS素子のトンネル電流Imにより寄生バイポーラトランジスタ１１のベース電極Ｂに補助的に注入することにより、寄生バイポーラトランジスタ１１のベース電位を素早く上昇させる。 - 特許庁

METHOD FOR FORMING POLYSILICON-POLYSILICON CAPACITOR, MOS TRANSISTOR, AND BIPOLAR TRANSISTOR SIMULTANROUSLY例文帳に追加

ポリシリコン−ポリシリコン・キャパシタ，ＭＯＳトランジスタ，バイポーラ・トランジスタを同時に形成する方法 - 特許庁

To reduce manufacturing cost of an analog/digital embedded semiconductor device constituted of an MOS transistor and a bipolar transistor.例文帳に追加

ＭＯＳトランジスタとバイポーラトランジスタとで構成されるアナログ／デジタル混載半導体装置の製造コストを低減する。 - 特許庁

An MOS transistor FET1 is temporarily made conductive during the period when the insulating gate type bipolar transistor IGBT1 is off (off time).例文帳に追加

絶縁ゲート型バイポーラトランジスタＩＧＢＴ１がオフする時間（オフ時間）内にＭＯＳトランジスタＦＥＴ１を一時的に導通させる。 - 特許庁

To provide a domino circuit capable of accelerating a circuit, reducing a circuit area, forming the domino circuit into a BiCMOS, and simplifying a MOS and a bipolar element mounting process.例文帳に追加

回路の高速化、回路面積の低減化、ドミノ回路のＢｉＣＭＯＳ化、ＭＯＳ、バイポーラ素子搭載プロセスの簡易化を可能としたドミノ回路。 - 特許庁

An electrostatic protection circuit includes one bipolar transistor 20, two MOS transistors 30, and a control circuit 40 on a semiconductor substrate 10.例文帳に追加

半導体基板１０上に、１つのバイポーラトランジスタ２０、２つのＭＯＳトランジスタ３０および制御回路４０を備える。 - 特許庁

A bipolar transistor 20 and a MOS gate structure 30 are arranged on a semiconductor substrate 10.例文帳に追加

バイポーラトランジスタ２０およびＭＯＳ型ゲート付き構造３０が半導体基板１０上に設けられている。 - 特許庁

To provide a method of taking measures against the electrostatic discharge damage to a bipolar type semiconductor and measures against breakdown due to heat generation of an MOS type semiconductor.例文帳に追加

バイポーラ型半導体の問題である静電破壊対策やＭＯＳ型半導体の問題である発熱による破壊対策を行う。 - 特許庁

To provide a semiconductor device that improves the amplification factor during bipolar operation in an MOS transistor having a floating structure.例文帳に追加

フローティング構造を有するＭＯＳ型トランジスタにおいて、バイポーラ動作時の増幅率を向上できる半導体装置を提供する。 - 特許庁

In this method, various manufacturing steps are carried out before the wiring step, after bipolar, MOS, and LDMOS integrated circuits have been formed on a substrate.例文帳に追加

基板上にバイポーラ、ＭＯＳ及びＬＤＭＯＳを形成して配線を形成する工程の前まで行う。 - 特許庁

By this setup, a current of static electricity is restrained from flowing through a MOS transistor 4 but made to flow through a bipolar transistor 2.例文帳に追加

これにより、静電気による電流をＭＯＳトランジスタ４に流さず、バイポーラトランジスタ２に流している。 - 特許庁

To obtain a triple well MOS transistor in which increase of current consumption is prevented while protecting an element against breakdown due to thermal runaway of a parasitic bipolar transistor.例文帳に追加

トリプルウェルＭＯＳトランジスタにおいて、消費電流の増大や、寄生バイポーラトランジスタの熱暴走による素子破壊を防ぐこと。 - 特許庁

Further, the pnp bipolar transistor 4b has a function to suppress a destruction of the MOS transistor also to an ESD generated in the power supply potential pad 1.例文帳に追加

さらには、電源電位パッド１に発生したＥＳＤに対しても、ＭＯＳトランジスタの破壊を抑える機能を有する。 - 特許庁

To provide a device configuration and a method of manufacturing the same whereby a MOS transistor and a bipolar transistor can be simultaneously integrated on a glass substrate.例文帳に追加

ガラス基板上にＭＯＳトランジスタと、バイポーラトランジスタを同時に集積できる素子構造および製法を提供する。 - 特許庁

The other n-channel MOS transistor UT22 becomes a vertical MOSFET connected in parallel with the bipolar transistor BT1.例文帳に追加

ｎチャネルＭＯＳトランジスタＵＴ２２は、バイポーラトランジスタＢＴ１と並列の縦型ＭＯＳＦＥＴとなる。 - 特許庁

To provide a method for manufacturing a bipolar CMOS semiconductor device in which the bipolar transistor has a sufficiently high breakdown strength and a highly integrated MOS transistor part can be formed.例文帳に追加

バイポーラトランジスタは十分な高耐圧とすることが出来、ＭＯＳトランジスタ部分高集積化することの出来るバイＣＭＯＳ半導体装置の製造方法を提供する。 - 特許庁

A gate electrode upper layer of a MOS transistor, a polycrystalline silicon film to be a base electrode of a bipolar transistor are formed on a polycrystalline silicon film to be a gate electrode lower layer of the MOS transistor.例文帳に追加

ＭＯＳトランジスタのゲート電極下層となる多結晶シリコン膜５１ｂの上に、ＭＯＳトランジスタのゲート電極上層およびバイポーラトランジスタのベース電極となる多結晶シリコン膜５２を形成する。 - 特許庁

To form a lateral bipolar transistor on a substrate of SOI structure using MOS process while ensuring a sufficient amplification factor.例文帳に追加

この発明はSOI構造の基板上に形成される横型バイポーラトランジスタに関し、MOSプロセスの流用により形成することができ、かつ、十分な増幅率を確保することを目的とする。 - 特許庁

To keep processing accuracy of MOS transistors while stabilizing the characteristics of diode current in a configuration in which the MOS transistors and bipolar transistors are formed simultaneously.例文帳に追加

ＭＯＳトランジスタとバイポーラトランジスタとを同時に形成する構成において、ダイオード電流の特性を安定化させつつ、ＭＯＳトランジスタの加工精度を維持する。 - 特許庁

This manufacturing method is carried out in a manner, where component element such as a resistive element 1, an NPN bipolar transistor 2, a P-channel MOS transistor 3, and an N-channel MOS transistor 4 are formed on an Si substrate 10.例文帳に追加

Ｓｉ基板１０の上に、抵抗素子１，ＮＰＮバイポーラトランジスタ２，ＰチャネルＭＯＳトランジスタ３，ＮチャネルＭＯＳトランジスタ４の各要素を形成する。 - 特許庁

A base current supply source 1 is connected to the base of the bipolar transistor 2 and the gates of the P type MOS transistor 5 and N type MOS transistor 6 are connected to a control terminal 4.例文帳に追加

バイポーラトランジスタ２のベースにはベース電流の供給源１が接続され、Ｐ型ＭＯＳトランジスタ５とＮ型ＭＯＳトランジスタ６の各ゲートが制御端子４に接続される。 - 特許庁

The reference voltage generating circuit 119 includes an n-type MOS transistor 111, a bipolar transistor 112 which determines the drain voltage of the n-type MOS transistor 111 and a control circuit 120 which controls the drain current of the n-type MOS transistor 111.例文帳に追加

基準電圧発生回路１１９は、ｎ型ＭＯＳトランジスタ１１１と、ｎ型ＭＯＳトランジスタ１１１のドレイン電圧を決めるバイポーラトランジスタ１１２と、ｎ型ＭＯＳトランジスタ１１１のドレイン電流を制御する制御回路１２０と、を含む。 - 特許庁

This semiconductor device is provided with a voltage relaxing element (1) relaxing a voltage applied to a gate insulation film in an off-state of an insulated gate bipolar transistor IGBT for a gate electrode node (6) of a P channel MOS transistor (PQ) suppressing hole inflow in turning off the insulated gate bipolar transistor (IGBT:2).例文帳に追加

絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ：２）のターンオフ時のホール流入を抑制するＰチャネルＭＯＳトランジスタ（ＰＱ）のゲート電極ノード（６）に対し、ＩＧＢＴのオフ状態時においてゲート絶縁膜に印加される電圧を緩和する電圧緩和素子（１）を設ける。 - 特許庁

To provide a bipolar transistor that has a low saturation voltage between the collector and emitter, has a small size, and can be manufactured by a small number of processes, and to provide a semiconductor device in which the bipolar transistor and a MOS transistor are formed on the same substrate.例文帳に追加

コレクタ−エミッタ間飽和電圧が低く、サイズか小さく、少ない工程数で製造できるバイポーラトランジスタおよびこのバイポーラトランジスタとＭＯＳトランジスタとを同一基板上に形成した半導体装置を提供する。 - 特許庁

A proper voltage is applied to bases of a P channel MOS transistor P1 and an N channel MOS transistor N1 acting like an output driver on the basis of a mode selection signal LM set in response to a voltage level of the power supply voltage VDDH to drive a PNP parasitic bipolar transistor QP 1 and an NPN parasitic bipolar transistor QN 1 at a high speed.例文帳に追加

電源電圧ＶＤＤＨの電圧レベルに応じて設定されるモード選択信号ＬＭに基づいて、出力ドライバであるＰチャネルＭＯＳトランジスタＰ１およびＮチャネルＭＯＳトランジスタＮ１の基板に適切な電圧が印加され、ＰＮＰ寄生バイポーラトランジスタＱＰ１およびＮＰＮ寄生バイポーラトランジスタＱＮ１が高速に駆動される。 - 特許庁

The method for manufacturing a BiCMOS integrated circuit has a step for forming a base region 211 of a bipolar transistor and a P-type well 212 of an N-channel MOS transistor in one injecting step, and a step for forming a collector contact body well 213 of the bipolar transistor and an N-type well 208 of a P-channel MOS transistor in one injecting step.例文帳に追加

ＢｉＣＭＯＳ集積回路を製造する方法は、バイポーラ・トランジスタのベース領域２１１とＮチヤンネルＭＯＳトランジスタのＰ形ウエル２１２とを１つの注入段階で作成する段階と、バイポーラ・トランジスタのコレクタ接触体ウエル２１３とＰチヤンネルＭＯＳトランジスタのＮ形ウエル２０８とを１つの注入段階で作成する段階とを有する。 - 特許庁

At turn-off time, the P MOS transistor 5 forcibly cuts off the emitter current flowing in the carrier extraction from the bipolar transistor 2, so the carrier extraction from the bipolar transistor 7 is started immediately without being affected by the turn-off delay time of the bipolar transistor 2.例文帳に追加

ターンオフ時には、Ｐ型ＭＯＳトランジスタ５のオフによりバイポーラトランジスタ２のキャリア引き抜きの間流れて来得るエミッタ電流を強制的に遮断するから、バイポーラトランジスタ２のターンオフ遅延時間の影響を受けず、直ちにバイポーラトランジスタ７からのキャリア引き抜きが開始される。 - 特許庁

To provide a semiconductor device having a low breakdown voltage MOS, a high breakdown voltage MOS, and a bipolar transistor formed on the same semiconductor substrate in which a high reliability npn transistor having a low leak current with no variation is fabricated, and to provide its fabricating process.例文帳に追加

同一半導体基板に低耐圧ＭＯＳ、高耐圧ＭＯＳ、バイポーラトランジスタが形成された半導体装置において、リーク電流が小さい、リーク電流の変動がない高信頼性のｎｐｎトランジスタを有する半導体装置およびその製造方法を提供すること。 - 特許庁

Subsequently, P-type polysilicon films are formed by ion-implanting boron into P-channel MOS-transistor forming regions and bipolar-transistor forming regions.例文帳に追加

続いて、ＰチャネルＭＯＳトランジスタ形成領域およびバイポーラトランジスタ形成領域にボロンをイオン注入してＰ型のポリシリコン膜を形成する。 - 特許庁

To provide a semiconductor device, by siliciding not only a gate electrode and source/drain region of MOS but also an electrode region of a bipolar transistor.例文帳に追加

ＭＯＳのゲート電極及びソース／ドレイン領域に加えて、バイポーラトランジスタの電極領域をもシリサイド化した、半導体装置を提供する。 - 特許庁

In the next step, gate electrodes are formed in the MOS-transistor forming regions while simultaneously removing the polysilicon films of the bipolar-transistor forming regions by anisotropic dry etching.例文帳に追加

次に、異方性ドライエッチングによりＭＯＳトランジスタ形成領域にゲート電極を形成すると同時にバイポーラトランジスタ形成領域のポリシリコン膜を除去する。 - 特許庁

When a bipolar or MOS circuit layout is used, LF signal capture by the AM demodulator is carried out at least one of two H bridge circuit branches.例文帳に追加

バイポーラまたはＭＯＳ回路レイアウトを使用する場合、ＡＭ復調器のＬＦ信号捕捉は２つのＨ形ブリッジ回路分岐の少なくとも１つで行われる。 - 特許庁

To provide a manufacturing method of a semiconductor device, which is capable of forming a gate electrode of an MOS element and an emitter electrode of a bipolar element without spoiling the reliability of the gate insulation film.例文帳に追加

ゲート絶縁膜の信頼性を損なうことなく、ＭＯＳ型素子のゲート電極とバイポーラ型素子のエミッタ電極とを形成することができる半導体装置の製造方法を提供する。 - 特許庁

A driver 1 comprising a bipolar transistor and an MOS transistor is connected with a cathode 2 and conducted through an electrical solidification ink 4 supplied between an anode 3 and the cathode 2.例文帳に追加

ドライバ１はバイポーラトランジスタやＭＯＳトランジスタなどで構成され、陰極２に接続され、陽極３と陰極２の間に供給される電気凝固インキ４を介して通電するものである。 - 特許庁

In addition, simultaneously as the drain/source regions 40, 41 of the P-MOS transistor, an emitter region 49 and an electrode extraction part 48 of a collector region of the bipolar transistor are formed.例文帳に追加

また、Ｐ−ＭＯＳトランジスタのドレイン／ソース領域４０，４１と同時に、バイポーラトランジスタのエミッタ領域４９及びコレクタ領域の電極取り出し部４８が形成される。 - 特許庁

To provide a method of manufacturing a semiconductor device in which etching residues of a polysilicon film on an inter-layer insulating film covering a MOS transistor can be reduced during electrode formation of a bipolar transistor.例文帳に追加

バイポーラトランジスタの電極形成時に、ＭＯＳトランジスタを覆う層間絶縁膜上のポリシリコン膜のエッチング残りの発生を低減可能な半導体装置の製造方法を提供する。 - 特許庁

To permit formation through the appropriation of an MOS process and secure a sufficient collector current, in reference to a horizontal bipolar transistor having a structure optimum for forming the same on an SOI substrate.例文帳に追加

この発明は、ＳＯＩ基板上に形成するうえで好適な構造を有する横型バイポーラトランジスタに関し、ＭＯＳプロセスの流用による形成を可能とし、かつ、十分なコレクタ電流を確保することを目的とする。 - 特許庁

The distortion generators 19 and 20 generate corresponding distortion components of a driver amplifier having a MOS transistor using an amplifier comprising a bipolar transistor.例文帳に追加

歪み発生器１９および２０は、バイポーラトランジスタを含む増幅器を用いて、ＭＯＳトランジスタを有するドライバアンプの応じた歪み成分を発生する。 - 特許庁