「bit count」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The bit rate counter 52 is reset synchronously with the signal GOP-START to count a valid code amount included in a bit rate stream and provides an output of the count to a comparison section 53.例文帳に追加

ビットレートカウンタ５２は、信号GOP_STARTに同期してカウンタをリセットし、ビットレートストリームに含まれる有効な符号量をカウントし、その値を比較部５３に出力する。 - 特許庁

A setting part 107 sets a bit number that the counter part 102 can count, in response to a bit number of an A/D conversion output DTO.例文帳に追加

設定部107は、A/D変換出力DTOのビット数に応じて、カウンタ部102がカウント可能とするビット数を設定する。 - 特許庁

The output value of each output terminal Q_x is each bit signal q_x of the count.例文帳に追加

各出力端子Ｑ_xの出力値がカウント値の各ビット信号ｑ_xとなる。 - 特許庁

The bit selection control circuit 20 consists of a timing generating section 21, a maximum value storage section 22, a bit shift section 23, a decision/count section 24, and a bit shift section 25.例文帳に追加

ビット選択制御回路２０は、タイミング発生部２１、最大値保持部２２、ビットシフト部２３、判定／計数部２４、ビットシフト部２５から成る。 - 特許庁

A data synthesis part 14 adds a count/data switch bit when sending to a memory controller 15.例文帳に追加

データ合成部14は、カウント/データ切替ビットを付加してメモリコントローラ15へ送出する。 - 特許庁

A quantizing unit 14 quantizes the normalized spectral S1 which is the spectral S0 normalized based on a quantized bit count WL, using the subtraction result as the quantized bit count WL.例文帳に追加

量子化部１４は、その減算結果を量子化ビット数WLとして、その量子化ビット数WLに基づいて正規化されたスペクトルS0である正規化スペクトルS1を量子化する。 - 特許庁

To restrain a bit count rate in information indicating CIP encoding included in a bit stream to a low level in the CIP encoding.例文帳に追加

ＣＩＰ符号化において、ビットストリームに含まれるＣＩＰ符号化を示す情報のビット数の率を低く抑える。 - 特許庁

A segment counter 30 obtains a count value of each segment of the logic bit map and a normalizing distribution computer 28 obtains a normalized count value.例文帳に追加

セグメント・カウンタ３０がロジック・ビット・マップの各セグメントの計数値を求め、正規化分布計算器２８が正規化計数値を求める。 - 特許庁

A decoder 62 sets a position of a synchronizing pulse into a frame on the basis of the frame count, the bit count and a prescribed flexible value setting.例文帳に追加

デコーダ６２は、フレームカウンタ値及びビットカウンタ値と、所定の流動値設定とに基づいてフレーム内に同期パルス位置を生成する。 - 特許庁

An address generating means 19 generates an address composed of a low-order bit showing the count value (a) of the main scanning counter 13, and a high-order bit representing the count value (b) of the auxiliary scanning counter 15.例文帳に追加

アドレス生成手段１９は、主走査カウンタ１３の計数値ａを表す下位ビットと、副走査カウンタ１５の計数値ｂを表す上位ビットと、からなるアドレスを生成する。 - 特許庁

The 2-bit counter 130 generates a 2-bit numeral value with a predetermined number of clocks, outputs each bit to the adders 120a-2, 120a-3 respectively, and also outputs the 2-bit count value to a memory 140.例文帳に追加

２ビットカウンタ１３０は、所定のクロック数で２ビットの数値を生成し、各ビットをそれぞれ加算部１２０ａ−２，３へ出力するとともに、２ビットのカウンタ値を記憶部１４０へ出力する。 - 特許庁

A count section 6 calculates the number of prescribed bit levels as a count value in a prescribed bit string constituting the image data of a certain frame and carries out discrimination of moving images in a scanning line unit by comparing the count value relating to the frame with the count value relating to the previous frame.例文帳に追加

カウント部６は、あるフレームの画像データを構成する所定のビット列において、所定のビットレベルの個数をカウント値として算出し、このフレームに関するカウント値を従前のフレームに関するカウント値と比較することによって、動画の判別を走査線単位で行う。 - 特許庁

A Read Address, generated at an Address Counter 2 to count (m+1) bit (=n/X), goes 1 bit ahead a Write Address and a data written in a storage means 3 is output after (m+1)-th bit.例文帳に追加

（ｍ＋１）ｂｉｔ（＝ｎ／Ｘ）をカウントするAddress Counter２で発生されるRead AddressはWrite Addressより１ｂｉｔ進んでおり、記憶手段３に書き込まれたデータは（ｍ＋１）ｂｉｔ後に出力される。 - 特許庁

A bit error rate count section 5 counts a bit error rate and a bit error rate discrimination section 6 discriminates whether or not this but error rate is equal to or below a predetermined permissible value.例文帳に追加

ビットエラー率カウント部５がビットエラー率をカウントし、このビットエラー率があらかじめ定めた許容値以下であるかどうかをビットエラー率判定部６が判定する。 - 特許庁

Also, the most significant bit of the count value is outputted as a clock signal CLKOUT 2 to the outside.例文帳に追加

また、カウント値の最上位ビットはクロック信号ＣＬＫＯＵＴ２として外部に出力される。 - 特許庁

Furthermore, only an analog-to-digital converter for low-bit count is required, in combination with the logarithmic amplifier 240.例文帳に追加

更に、低ビット・カウントのアナログ・デジタル変換器のみが対数増幅器との組合せで必要となる。 - 特許庁

An address creating circuit generates an address in a count-up pulse signal, a discharge circuit discharges global bit lines in response to the count-up pulse signal.例文帳に追加

アドレス発生回路は、カウントアップパルス信号にアドレスを発生し、放電回路はカウントアップパルス信号に応答してグローバルビットラインを放電する。 - 特許庁

Error detection of data is performed by contrasting data output by a timing signal output by the first 2 bit data count 6-1 and the second 2 bit data count 6-2 with data to be output by a normal one bit length unit.例文帳に追加

この第１の２ビットデータカウント６−１と第２の２ビットデータカウント６−２の出力するタイミング信号によって出力されたデータを通常の１ビット長単位で出力されるデータと対比することで、データの誤検出を行う。 - 特許庁

The start value has a size of x bits, and is used to provide an initial value to an n-bit security count value.例文帳に追加

開始値のサイズはｘビットであり、初期値をｎビットのセキュリティ・カウント値に与えるのに使用される。 - 特許庁

A timing count circuit 34 detects an EWS (Emergency Warning System) flag by referring to a prescribed bit of the AC 1 signal.例文帳に追加

タイミングカウント回路３４は、ＡＣ１信号の所定ビットを参照し、ＥＷＳフラグを検出する。 - 特許庁

The clock enable signal to the current register 3 is controlled for the unit of a bit in accordance with a maximum count setting value.例文帳に追加

カレントレジスタ３へのクロックイネーブル信号を最大カウント設定値に合わせてビット単位で制御する。 - 特許庁

A counter circuit 6 adds a count value by one bit by one in synchronizing with a clock pulse received from an oscillation part 4.例文帳に追加

カウンタ回路６は、発振部４から受けたクロックパルスと同期して、カウント値を１ビットずつ加算する。 - 特許庁

The least significant bit of the count value of the counter is input as the input signal to the pulse generating circuit, and the most significant bit is output to the outside.例文帳に追加

カウンタのカウント値のうちの最下位ビットがパルス発生回路に入力信号として入力され、最上位ビットが外部へ出力される。 - 特許庁

The finish value of each of the channels is the highest value at which the most significant bit (MSB_x) of an n-bit security count value corresponding to this channel reaches.例文帳に追加

チャネルの終了値はこのチャネルに対応するｎビットのセキュリティ・カウント値のｘ最上位ビット（ＭＳＢ_ｘ）が到達した最も高い値である。 - 特許庁

The least significant bit 211 of a read-out address 21 is made a count-up signal, the least significant bit 221 of a write-in address 22 is made a count-down signal, the difference of the distance between both addresses is recognized as a counter value with a up-down-counter 15.例文帳に追加

読み出しアドレス２１の最下位ビット２１１をカウントアップ信号とし、書き込みアドレス２２の最下位ビット２２１をカウントダウン信号として、アップダウンカウンタ１５により両アドレスの距離差をカウンタ値として認識する。 - 特許庁

When a 1st correlation detection section 10A compares a bit pattern of a header part of a desired time slot with a predetermined bit pattern and detects correlation, a bit count section 12 starts counting bits.例文帳に追加

第１相関検出部１０Ａが所望のタイムスロットのヘッダ部のビットパタンと予め定められたビットパタンとを比較して相関を検出するとビット計数部１２がビットの計数を開始する。 - 特許庁

A decision part 28 decides the stability/instability of the pre-pit synchronous-bit according to the count value of the counter 26.例文帳に追加

判定部２８はカウンタ２６のカウント値に応じて、プリピット同期ビット検出の安定・不安定を判定する。 - 特許庁

A CPU core 10 measures a count value to the next edge and measures plural bits having bit width within specified bits.例文帳に追加

ＣＰＵコア１０は次のエッジまでのカウント数を測定し、ビット幅が規定ビット内のビットを複数個測定する。 - 特許庁

The composite block is variable length coded (56) to further reduce bit count in the compressed data.例文帳に追加

複合ブロックは、圧縮されたデータのビットカウントを大きく削減するために符号化された（５６）可変レングスである。 - 特許庁

The current count value of a current register 3 is sent to a logic 14 for generating a clock enable signal, and the clock enable signal is controlled for the unit of a bit by all current count values.例文帳に追加

カレントレジスタ３のカレントカウント値をクロックイネーブル信号を生成するロジック１４に送り、全部のカレントカウント値にてビット単位でクロックイネーブル信号を制御する。 - 特許庁

The n-bit counter generates a digital output signal for dividing the first time into 2^n (n is a natural number) sections in response to the count-up signal and the count-down signal.例文帳に追加

ｎビットカウンタは、カウントアップ信号とカウントダウン信号に応答して第１時間を２^ｎ（ｎは自然数）区間に分けるためのデジタル出力信号を発生させる。 - 特許庁

At the time of storing big winning random number collection data collected from bit winning random number count data in the RAM 116, they are stored successively from the first bit in the order of the acquisition of the big winning random number count data.例文帳に追加

大当り乱数カウントデータから集約された大当り乱数集約データをＲＡＭ１１６に記憶格納させる際には、大当り乱数カウントデータが取得された順番に、第１ビットから順次記憶格納させる。 - 特許庁

To provide a semiconductor integrated circuit which permits the selection of lines of data buses for inputting data when the bit count of a data bus used for inputting data to be written in a RAM is different from the bit count of input data.例文帳に追加

ＲＡＭに書き込むデータを入力するために用いられるデータバスのビット数と入力データのビット数とが異なる場合に、データを入力するデータバスのラインを選択することができる半導体集積回路を提供する。 - 特許庁

A check bit count determining section 14 determines the number of bits of the check bit for error correction based on the communication quality information CQ acquired by the information acquiring section 13.例文帳に追加

チェックビット数決定部１４は、情報取得部１３で取得された通信品質情報ＣＱに基づいて、誤り訂正用のチェックビットのビット数を決定する。 - 特許庁

Each count range is set to a range where a normal condition and an alarm state can be discriminated by 1 bit where there is the counter.例文帳に追加

各カウント範囲は、カウンタのある１ビットで平常状態及びアラーム状態が識別できる範囲を設定する。 - 特許庁

The rotation bit count of the shift register 2a can be modified with a selection signal configured by the control software D.例文帳に追加

シフトレジスタ２ａの回転ビット数は制御ソフトウエアＤにより設定した選択信号により変更可能としている。 - 特許庁

A correction section 013 corrects the count result by the counter section 102 based on a comparison result of the output signals of the first higher bit latch section 105 and second higher bit latch section 104 and the output signal of the lower bit latch section 103.例文帳に追加

補正部013は、第1の上位ビットラッチ部105と第2の上位ビットラッチ部104の出力信号を比較した結果および下位ビットラッチ部103の出力信号に基づいて、カウンタ部102によるカウントの結果を補正する。 - 特許庁

The current count value of the current register 3 on the pre-stage is sent to a logic 15 for passing the clock enable signal on the next stage, and the clock enable signal is controlled for the unit of a bit by the preceding current count value.例文帳に追加

前段のカレントレジスタ３のカレントカウント値を次段のクロックイネーブル信号を通すロジック１５に送り、直近のカレントカウント値にてビット単位でクロックイネーブル信号を制御する。 - 特許庁

That is to say, a confirmation of the putout number count switch control means, a subtraction of the to-be-put-out number counter, and an output of the prize ball count signal are executed without checking the error bit.例文帳に追加

すなわち、払出個数カウントスイッチの確認処理、未払出個数カウンタの減算処理、賞球カウント信号の出力処理などについては、エラービットがチェックされることなく実行される。 - 特許庁

The framing error detecting circuit 5 when inputting a count value '9' outputs a framing error detection signal and the start/stop bit detecting circuit 3 redetects the bit position detected as the stop bit t2 again as a start bit t1.例文帳に追加

フレーミングエラー検出回路５は、カウント値「９」が入力されると、スタート／ストップビット検出回路３にフレーミングエラー検出信号を出力し、スタート／ストップビット検出回路３は、ストップビットｔ２として検出したビット位置をスタートビットｔ１として検出し直す。 - 特許庁

A control circuit determines the bit as one value when the count value at the completion of specified reading times is positive, and it determines the bit as the other value when the count value is negative, and then it generates discrimination information and outputs it.例文帳に追加

制御回路は、上記決められた読み出し回数が完了したときのカウント値が正ならば当該ビットを上記一方の値とし決定し、カウント値が負ならば当該ビットを上記他方の値とし決定して識別情報を生成して出力する。 - 特許庁

A bit counter 61 repeats counting bits while being reset at each period that is the number of prescribed bits configuring one frame, and assigns a bit count to bits configuring each frame.例文帳に追加

ビットカウンタ６１は１つのフレームを構成する所定のビット数を１周期としてリセットされながら計数を繰り返し、各フレームを構成するビットにビットカウンタ値を割り付ける。 - 特許庁

When performing reading operation in which the bit lines of a memory cell array 100 are discharged by a bit line charge/discharge part 101, a counter performs counting of a count value representing a conducting period for a bit line potential to turn into a predetermined potential based on a result of the comparison by a comparator for comparing the bit line potential with a reference potential.例文帳に追加

ビット線充放電部１０１によりメモリセルアレイ１００のビット線の放電を行う読み出し動作時に、ビット線の電位と基準電位とを比較する比較器の比較結果に基づいて、カウンタは、ビット線の電位が所定の電位になる放電期間を表すカウント値を計数する。 - 特許庁

Also, low-order 5-bit data Db of these latch data D and a count value E of a counter circuit 51 for performing count operation with a multiplied output from a counter circuit 43 as a clock are compared by a level comparator 21.例文帳に追加

また、そのラッチデータＤの下位５ビットデータＤｂと、カウンタ回路４３からの逓倍出力をクロックとしてカウント動作するカウンタ回路５１のカウント値Ｅとを、大小比較器２１により比較する。 - 特許庁

The image data processing apparatus is provide with a main scanning count section 45(1) for counting the number of pixels of image data deployed in a bit map shape in the main scanning direction.例文帳に追加

ビットマップ状に展開された画像データの主走査方向の画素数をカウントする主走査カウント部４５（１）を設けた。 - 特許庁