「bit level」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The HDLC(high-level data link protocol) is a bit-oriented protocol 例文帳に追加

ハイレベルデータリンク制御(HDLC)はビット指向プロトコルである - コンピューター用語辞典

Also, shared bit lines are coupled to a second level shifter.例文帳に追加

また共同ビットラインは第２レベルシフターにカップリングする。 - 特許庁

The recording waveform of bit data '0' comprises high level=1: low level=3 in duty ratio and the recording waveform of bit data '1' comprises high level=3: low level=1 in duty ratio.例文帳に追加

ビットデータ「０」の記録波形は、デューティ比がハイレベル＝１：ローレベル＝３で構成され、ビットデータ「１」の記録波形は、デューティ比がハイレベル＝３：ローレベル＝１で構成されている。 - 特許庁

The level of the multi-bit digital signal DM converted into the multi-bit in a conversion part 7 is detected by a level detecting part 11.例文帳に追加

レベル検出部１１は、変換部７によりマルチビット化されて得られたマルチビットデジタル信号Ｄ_Mのレベルを検知する。 - 特許庁

An inverter 15 for adjusting a bit line potential level is provided in common for a plurality of pairs of bit line, and sets a potential level of bit line of one side and a potential level of a bit line of the other side out of each pair of bit line to a complementary level in an activation period of a reset signal.例文帳に追加

ビット線電位レベル調整用インバータ１５は、複数のビット線対に対して共通に設けられ、リセット信号の活性期間中において、各ビット線対のうちの一方のビット線の電位と他方のビット線の電位レベルを互いに相補レベルに設定する。 - 特許庁

To provide a device that reproduces an MPEG 2 bit stream at Main Profile Main Level at an optional speed.例文帳に追加

MP@MLのMPEG２ビデオビットストリームを任意の速度で再生する。 - 特許庁

A least significant bit extraction means 28 extracts the least significant bit of a signal stream within a black level range.例文帳に追加

黒レベル範囲の信号列の最下位ビットを最下位ビット抜き取り手段２８により抜き出す。 - 特許庁

Bit streams of each tile in a code stream are divided into bit streams by each resolution level (S70).例文帳に追加

符号列において各タイルのビットストリームを解像度レベル毎のビットストリームに分割する（Ｓ７０）。 - 特許庁

A level control part 12 controls the level of the multi-bit digital signal DM outputted from the converting part 7 not to exceed a full bit according to the level detected by the level detecting part 10.例文帳に追加

レベル制御部１２は、レベル検出部１０にて検出されたレベルに応じて変換部７から出力されるマルチビットデジタル信号Ｄ_Mのレベルがフルビットを越えないように制御する。 - 特許庁

When the level (amplitude value) of a reproduced RF signal made to be digital data is equal to a comparator level, a bit detection part 4 outputs channel bit data of a logic level '0' or channel bit data of the logic level '1' in accordance with the size of the sum of amplitude values before and after the level and the comparator level.例文帳に追加

ビット検出部４は、デジタルデータとされた再生ＲＦ信号のレベル（振幅値）がコンパレートレベルと等しいときには、その前後の振幅値の和とコンパレータレベルとの大小により論理レベル“０”のチャネルビットデータ又は、論理レベル“１”のチャネルビットデータを出力する。 - 特許庁

In this case, since the specific bit 1 is at a low level, a fact that additional information bit data is 0 is learned by recognizing the signal level of the specific bit on the reception side.例文帳に追加

この場合、特定ビット１はロウレベルであるため、受信側でその特定ビットの信号レベルを認識すれば、追加情報ビットデータが０であることが分かる。 - 特許庁

A level shifter 28 shifts a high level of the bit stream signal BSIN to a voltage level generated in the first capacitor C1.例文帳に追加

レベルシフタ２８は、ビットストリーム信号ＢＳＩＮのハイレベルを、第１キャパシタＣ１に生ずる電圧レベルにレベルシフトする。 - 特許庁

The skip determination may operate in conjunction with either frame-level or macro block level bit allocation.例文帳に追加

前記スキップ決定は、フレームレベル又はマクロブロックレベルのビット割当てとともに行うことができる。 - 特許庁

To obtain a single level poly EEPROM having a small area per bit.例文帳に追加

ビット当りの面積の小さい単一レベル・ポリＥＥＰＲＯＭデバイス。 - 特許庁

In the data of gradation level m, a bit corresponding to a pixel not smaller than the gradation level m is "1" and a bit corresponding to a pixel smaller than the gradation level m is "0".例文帳に追加

階調レベルｍのデータでは、階調レベルｍ以上の画素に対応するビットが１であり、階調レベルｍ未満の画素に対応するビットが０である。 - 特許庁

A plurality of bit lines are simultaneously precharged at testing and the determination circuit determines the level of the bit lines adjacent to the bit lines.例文帳に追加

検査時に同時に複数のビット線をプリチャージすると共に、そのビット線と隣接するビット線のレベルを判定回路で判定する。 - 特許庁

The timing test and the bit level test are allowed to be carried out in parallel.例文帳に追加

タイミング試験及びビット・レベル試験は、並行して行うこともできる。 - 特許庁

A PMOS transistor between a power source and each bit line of an internal data bus sets the bit line to an H level when a read enable signal is in an L level.例文帳に追加

電源と内部データバス各ビット線との間のＰＭＯＳトランジスタは、リードイネーブル信号がＬレベルの時に該ビット線をＨレベルにする。 - 特許庁

NONVOLATILE SEMICONDUCTOR MEMORY DEVICE MAINTAINING CONSTANT BIT LINE PRECHARGE LEVEL例文帳に追加

ビットラインのプリチャージレベルを一定に維持する不揮発性半導体メモリ装置 - 特許庁

When a write address and a read address match each other, a bit-line control circuit sets the potential level of the selected second bit line to a potential level that corresponds to the writing data on the selected first bit line.例文帳に追加

ライトアドレスとリードアドレスが一致する場合、ビット線制御回路は、選択第２ビット線の電位レベルを、選択第１ビット線上の書き込みデータに応じた電位レベルに設定する。 - 特許庁

The bit line potential control circuit 7 controls the reference bit line /RBL to a voltage level different from the voltage level of the bit line /BLi during the operation of reading data from the memory cell 21.例文帳に追加

ビット線電位制御回路７は、メモリセル２１からデータを読み出す読み出し動作時に、リファレンスビット線／ＲＢＬをビット線／ＢＬｉの電圧レベルと異なる電圧レベルに制御する。 - 特許庁

A level detecting part 10 detects the level of the multi-bit digital signal DM converted by the converting part 7.例文帳に追加

レベル検出部１０は、変換部７にて変換されたマルチビットデジタル信号Ｄ_Mのレベルを検出する。 - 特許庁

THREE-LEVEL NONVOLATILE SEMICONDUCTOR MEMORY DEVICE WITH VOLTAGE CONTROL BLOCK SHARED BY LOWER BIT LINE AND UPPER BIT LINE例文帳に追加

下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置 - 特許庁

A bit allocating part 118 determines an amount of quantization bit allocated for each subband on the basis of the masking level M.例文帳に追加

ビット割当部１１８は、このマスキングレベルＭに基づいてサブバンドごとに量子化ビットの割当量を決定する。 - 特許庁

The access point supports full Wired Equivalent Privacy (WEP) encryption with 40-bit option (802.11) or extended 128-bit high level security. 例文帳に追加

このアクセスポイントは、40ビット・オプションまたは拡張128ビット高レベル・セキュリティを持ったフル装備のWEP暗号化をサポートする。 - コンピューター用語辞典

A bit error rate detection section 39 of the mobile station detects a bit error on the basis of the discrimination data and a reception level detection section 38 detects a reception level.例文帳に追加

一方、移動局は、前記判別用データを基にビットエラー率検出部39でビットエラー率を検出し、受信レベル検出部38で受信レベルを検出する。 - 特許庁

The semiconductor memory device includes a level shift means that performs level shift of the potential of bit lines when a sense amplifier 3 starts reading out the potential of a pair of bit lines, BL and BL_B.例文帳に追加

半導体記憶装置は、センスアンプ3がビット線対BL、BL_Bの電位の読み出しを開始するときのビット線の電位をレベルシフトさせるレベルシフト手段を備える。 - 特許庁

To attain high speed operation by reducing the voltage amplitude of bit wires, and quickly detecting the change of the voltages from H level to L level of the bit wires.例文帳に追加

ビット線の電圧振幅を抑制すると共に、ビット線のＨレベルからＬレベルへの電圧変化を高速に検出して、高速動作を行う。 - 特許庁

The process tracking circuit adjusts a signal level of the dummy word line responding to a signal level of the dummy bit line to adjust discharge speed of the dummy bit line.例文帳に追加

プロセストラッキング回路は、ダミービットラインの放電速度を調節するためにダミービットラインの信号レベルに応答してダミーワードラインの信号レベルを調節する。 - 特許庁

When the ENA1 reaches the 'H' level, a 2-bit counter is reset to have an output of '00'.例文帳に追加

ENA１が“H”レベルになると、２ビットカウンタはリセットされ、出力“００”となる。 - 特許庁

The data decoder comprises correction bit location detecting sections 18, 19 which output a correction bit location designating signal, based the level of the RF signal at the time of the binary level determination that is stored in the RF signal level storage section 20 and a bit data inversion correction section 15 which inverts a logic level of a bit location designated, based on the correction bit location designating signals.例文帳に追加

ＲＦ信号レベル記憶部２０に記憶されている２値レベル判定時のＲＦ信号のレベルに基づいて補正ビット位置指定信号を出力する補正ビット位置検出部１８，１９と、補正ビット位置指定信号に基づいて指定されたビットの位置の論理レベルを反転させるビットデータ反転補正部１５とを備える。 - 特許庁

When the bit line precharge operation is terminated, a bit line equalizing control signal BLEQ is set to an H level, a bit line precharge control signal BLPR is set to an L level, and the P-type bit line precharge transistor P3 and the N-type bit line equalizing transistors N7, N8 are all turned off.例文帳に追加

ビット線プリチャージ動作の終了時には、ビット線イコライズ制御信号ＢＬＥＱをＨレベルに、ビット線プリチャージ制御信号ＢＬＰＲをＬレベルにして、Ｐ型ビット線プリチャージトランジスタＰ３及びＮ型ビット線イコライズトランジスタＮ７、Ｎ８を全てオフする。 - 特許庁

When the bit line equalizing signal BLEQ is made a H level and the pair of bit line BL, /BL is equalized to a VBL level by an equalizing circuit 1, the signal lines S2N, S2P are driven to the VBL level through the pair of bit line BL, /BL.例文帳に追加

ビット線イコライズ信号ＢＬＥＱがＨレベルとなり、イコライズ回路１によりビット線対ＢＬ，／ＢＬがＶＢＬレベルにイコライズされると、ビット線対ＢＬ，／ＢＬを通じて、信号線Ｓ２Ｎ，Ｓ２ＰがＶＢＬレベルに駆動される。 - 特許庁

A signal from a back-diffusing unit 107 is bit shifted by a bit shifting unit for a decoding unit 201 and a bit shifting unit for the AFC unit 202, and a signal level is adjusted.例文帳に追加

逆拡散部１０７からの信号を、復調部用ビットシフト部２０１、ＡＦＣ部用ビットシフト部２０２によりビットシフトし、信号レベルを調整する。 - 特許庁

The source data stream is processed on the complex symbol level and not on the bit level, as in the case of prior DAB systems.例文帳に追加

ソースデータストリームは、公知のＤＡＢシステムの場合のように、ビットレベルではなしに複素符号レベルで処理される。 - 特許庁

MULTI-BIT AND MULTI-LEVEL NONVOLATILE MEMORY ELEMENT, ITS OPERATION METHOD AND MANUFACTURING METHOD例文帳に追加

マルチビット及びマルチレベル不揮発性メモリ素子、その動作方法及び製造方法 - 特許庁

Because a significant output level is only one bit out of a three-bit output from the sense amplifier 6m when read from the two value memory region 22, in converting the three-bit output from the sense amplifier 6m to a two-bit signal, the conversion means 7m makes the two-bit sinal equal to the significant one bit output level.例文帳に追加

２値記憶領域２２の読み出し時には、センスアンプ６ｍからの３ビット出力のうち、有意な出力レベルは１ビットだけであるため、変換回路７ｍでは、センスアンプ６ｍからの３ビット出力を２ビット信号に変換する際に、その２ビット信号を有意な１ビットの出力レベルと等しくする。 - 特許庁

To restrain a bit count rate in information indicating CIP encoding included in a bit stream to a low level in the CIP encoding.例文帳に追加

ＣＩＰ符号化において、ビットストリームに含まれるＣＩＰ符号化を示す情報のビット数の率を低く抑える。 - 特許庁

Thereby, electric charges of same quantity are injected to the bit lines BL, ZBL, potentials of the bit lines are shifted to the same potential from the Vss level.例文帳に追加

これにより、ビット線ＢＬ，ＺＢＬには同量の電荷が注入され、Ｖｓｓレベルから同電位にシフトする。 - 特許庁

A selection part 106 in an encoder 100 selects compression data of a bit plane upper than a level satisfying a predetermined condition and selects uncompressed data of a bit plane of the level satisfying the predetermined condition and a bit plane of a lower level.例文帳に追加

エンコーダ１００の選択部１０６は、所定の条件が満たされる位より上位のビットプレーンについて圧縮データを選択し、所定の条件が満たされる位、およびそれより下位のビットプレーンについて非圧縮データを選択する。 - 特許庁

AND circuits 141, 142 output a bit error signal when an upper level bit adjacent to a non-reversed bit is reversed and a NOT circuit 151 outputs a bit error signal when the lowest bit is not reversed.例文帳に追加

論理積回路１４１及び１４２は、反転されないビットに隣接する上位ビットが反転された場合ビット誤り信号を出力し、論理否定回路１５１は、最下位ビットが反転されない場合ビット誤り信号を出力する。 - 特許庁

When the m-th bit of the original impedance control signal is logic level 1, the 1st bit of the impedance control signal is set to a low or a high level according to an impedance fine-adjustment signal.例文帳に追加

原インピーダンス制御信号の第ｍビットが論理“１”のとき、インピーダンス制御信号の第１ビットを、インピーダンス微調整信号に従いロウ又はハイレベルとする。 - 特許庁

The plurality of sense amplifiers respectively detect the signal level of each of the corresponding bit lines.例文帳に追加

前記複数のセンスアンプは、対応するビット線の信号レベルをそれぞれ検知する。 - 特許庁

To provide a flash memory of fast low-voltage ballistic program, ultra-short channel, ultra-high integration level, and dual bit multi-level.例文帳に追加

高速低電圧バリスティックプログラム、超短チャネル、超高集積度、デュアルビット多準位のフラッシュメモリを提供する。 - 特許庁

To provide a signal level detector which can detect the level of 1-bit digital signal with a simple circuitry.例文帳に追加

簡単な回路規模により１ビットデジタル信号のレベルを検出することができる信号レベル検出装置を提供する。 - 特許庁