「buffer capacitor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The buffer circuit 4a includes connection in series between a capacitor C4 and a switch Sc.例文帳に追加

バッファ回路４ａはコンデンサＣ４とスイッチＳｃとの直列接続を含む。 - 特許庁

A C-MOS buffer Q1 moves electric charge in a capacitor C2 to a capacitor C5 in response to operation of a detection switch SE.例文帳に追加

Ｃ−ＭＯＳバッファＱ１は、検出スイッチＳＥが作動すると、コンデンサＣ２の電荷をコンデンサＣ５に移動させる。 - 特許庁

One distributed constant-type capacitor C_2 is connected to the output end of the buffer circuit.例文帳に追加

一方の分布定数型容量Ｃ２をバッファ回路の出力端に接続する。 - 特許庁

An inductor LGR and a capacitor CGR constitute an LC resonance circuit (LGR, CGR), and a buffer amplifier 2, diodes DI, D2, and a capacitor C5 constitute a buffer circuit (2, D1, D2, C5).例文帳に追加

インダクタＬGRとコンデンサＣGRはＬＣ共振回路（ＬGR、ＣGR）を構成し、また、バッファアンプ２とダイオードＤ１、Ｄ２とコンデンサＣ５はバッファ回路（２、Ｄ１、Ｄ２、Ｃ５）を構成する。 - 特許庁

The buffer comprises: an electric current source; a switch; a sampling capacitor; and an overshoot correction resistance.例文帳に追加

電流源と、コンパレータと、スイッチと、サンプリングキャパシタと、オーバーシュート訂正抵抗を含む。 - 特許庁

The active filter 50 is provided with a buffer amplifier Buff1, a buffer amplifier Buff2, a variable-gain amplifier GCA1, a resistor R1a, a resistor R1b, a resistor R2, a capacitor C1a, a capacitor C1b, and a capacitor C2.例文帳に追加

アクティブフィルタ５０にはバッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ１、抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２、コンデンサＣ１ａ、コンデンサＣ１ｂ、及びコンデンサＣ２が設けられる。 - 特許庁

The first reference voltage charges the capacitor C1 by using a buffer amplifier A when a standby state is released.例文帳に追加

一方、スタンバイ解除時には、バッファアンプＡを利用してコンデンサＣ１を充電する。 - 特許庁

Then a switch S4 in a buffer 10 is closed to output a video signal of the capacitor C1.例文帳に追加

そして、バッファ１０内のスイッチＳ４をＯＮしてキャパシタＣ１の映像信号を出力する。 - 特許庁

The capacitor conductor layer 93 is disposed so as to oppose to the buffer conductor layer 95.例文帳に追加

キャパシタ用導体層９３は、緩衝用導体層９５に対向するように配置されている。 - 特許庁

By simultaneously closing switches SW1b, and SW2b, the noise signal in the capacitor Cb can be sent to a capacitor Cd via the buffer 6 and thereafter, the switches SW1b and SW2b are made open.例文帳に追加

次に、スイッチSW1b，SW2bを同時にONすることによって、キャパシタCbのノイズ信号をキャパシタCdにバッファ6を介して送出した後、スイッチSW1b，SW2bをOFFにする。 - 特許庁

Furthermore, switches SW1a, SW2a are simultaneously closed to transfer the video signal in the capacitor Ca to a capacitor Cc via a buffer 6 and the switches SW1a, SW2a are open.例文帳に追加

そして、まず、スイッチSW1a，SW2aを同時にONすることによって、キャパシタCaの映像信号をキャパシタCcにバッファ6を介して送出した後、スイッチSW1a，SW2aをOFFにする。 - 特許庁

The capacitor 54 is connected to the input buffer 51, and resistors 59, 60 that are current control elements are arranged between the input buffer 51 and the power supply 52.例文帳に追加

コンデンサ５４は入力バッファ５１に接続され、入力バッファ５１と電源５２の間に電流制限素子である抵抗５９，６０が設けられている。 - 特許庁

Each pixel at the pixel array 3 comprises a capacitor C3 connected between a power supply line L1 and a control line L2, a buffer 13 for storing binary data corresponding to the accumulation charge of the capacitor C3, a transistor Q3 for performing write control to the buffer 13, and a transistor Q4 for resetting for initializing the buffer 13 and the capacitor C3.例文帳に追加

画素アレイ部３の各画素は、電源線Ｌ１と制御線Ｌ２との間に接続されるキャパシタＣ３と、キャパシタＣ３の蓄積電荷に応じた２値データを格納するバッファ１３と、バッファ１３への書込み制御を行うトランジスタＱ３と、バッファ１３及びキャパシタＣ３を初期化するリセット用トランジスタＱ４とを有する。 - 特許庁

The electronic component 51 further comprises a buffer conductor layer 95 and a capacitor conductor layer 93.例文帳に追加

電子部品５１は、更に、緩衝用導体層９５およびキャパシタ用導体層９３を備えている。 - 特許庁

The DC bias resistors (10, 15) are connected together between the capacitor (50) and the main buffer circuit (20).例文帳に追加

各々のＤＣバイアス用抵抗（１０，１５）はキャパシタ（５０）とメインバッファ回路（２０）の間に共に接続される。 - 特許庁

The capacitor C3, buffer 13, and transistors Q3, Q4 are shared by three subpixels in the pixel.例文帳に追加

これらキャパシタＣ３、バッファ１３及びトランジスタＱ３，Ｑ４は、画素内の３つの副画素で共有される。 - 特許庁

The voltage source has a battery 7 (for example, an on-vehicle battery), a DC circular pressure converter 8 downstream therefrom and a capacitor 9 serving as a buffer capacitor.例文帳に追加

電圧源は、バッテリー７（例えば、車両搭載バッテリー）、その下流のＤＣ円圧変換器８およびバッファキャパシタとして役立つキャパシタ９を有している。 - 特許庁

An input of a buffer amplifier OV_1 is at least temporarily connected to a measurement capacitor K_M1, and the output of the buffer amplifier OV_1 supplies a signal voltage substantially proportional to a measurement voltage generated in the measurement capacitor K_M1.例文帳に追加

バッファ増幅器(OV_1)の入力は、少なくとも一時的に測定コンデンサ(K_M1)に結合され、バッファ増幅器(OV_1)の出力が測定コンデンサ(K_M1)に発生する測定電圧に実質的に比例する信号電圧を供給する。 - 特許庁

History capacitors 153 and 155 are connected to the front stage of a switched capacitor filter 160 for every system, buffer capacitors 173 and 175 are connected to the rear stage of the switched capacitor filter 160, and the history capacitors and the buffer capacitors connected to a rotation capacitor of the switched capacitor filter 160 are switched for every input time-division system.例文帳に追加

スイッチトキャパシタフィルタ１６０の前段に系統毎にヒストリキャパシタ１５３，１５５を接続し、スイッチトキャパシタフィルタ１６０の後段に系統毎にバッファキャパシタ１７３，１７５を接続し、スイッチトキャパシタフィルタ１６０のローテーションキャパシタと接続するヒストリキャパシタ及びバッファキャパシタを入力している時分割系統毎に切り替える。 - 特許庁

Also, a second buffer circuit 40 is composed of a fourth, fifth and seventh transistors Tr4, Tr5, Tr7 and a second capacitor C2.例文帳に追加

又、第４、第５及び第７のトランジスタＴｒ４，Ｔｒ５，Ｔｒ７と第２コンデンサＣ２とで第２のバッファ回路部４０を構成した。 - 特許庁

A first buffer circuit 30 is composed of a second, third and sixth transistors Tr2, Tr3, Tr6 and a first capacitor C1.例文帳に追加

第２、第３及び第６のトランジスタＴｒ２，Ｔｒ３，Ｔｒ６と第１コンデンサＣ１で第１のバッファ回路部３０を構成した。 - 特許庁

Between the output terminal of the buffer amplifier 6 and the gate of the first transistor 3, a feedback capacitor 8 is provided.例文帳に追加

バッファアンプ６の出力端子と第１トランジスタ３のゲートとの間には、帰還キャパシタ８が設けられている。 - 特許庁

An input signal terminal (1) is connected to one terminal of a capacitor (50), and a main buffer circuit (20) is connected to another terminal.例文帳に追加

キャパシタ（５０）の一端に入力信号端子（１）が接続され、他端にメインバッファ回路（２０）が接続される。 - 特許庁

Also, a second buffer circuit 40 is composed of fourth, fifth and seventh transistors Tr4, Tr5, Tr7 and a second capacitor C2.例文帳に追加

又、第４、第５及び第７のトランジスタＴｒ４，Ｔｒ５，Ｔｒ７と第２コンデンサＣ２とで第２のバッファ回路部４０を構成した。 - 特許庁

The FTPCS charges a capacitor in the buffer when the input signal changes from high to low to adjust a time delay before the fall of the buffer output signal.例文帳に追加

入力信号がハイからローに遷移して、バッファ出力信号の立ち下がりの前の時間遅延を調整すると、ＦＴＰＣＳは、バッファにおいてコンデンサを充電する。 - 特許庁

The RTPCS discharges the capacitor in the buffer when the input signal changes from low to high to adjust the time delay before the rise of the buffer output signal.例文帳に追加

入力信号がローからハイに遷移して、バッファ出力信号の立ち上がりの前の時間遅延を調整すると、ＲＴＰＣＳは、バッファにおいてコンデンサを放電する。 - 特許庁

A capacitor clock signal ϕC1, which is formed by delaying the control clock signal ϕT1 for a prescribed time via the buffer circuit B1 is then inputted to the capacitor C1.例文帳に追加

制御クロック信号φＴ１をバッファ回路Ｂ１を介して所定時間遅延させて形成されるキャパシタクロック信号φＣ１がキャパシタＣ１に入力される。 - 特許庁

COPOLYMER, COMPOSITION FOR BUFFER MEMBRANE, PATTERN FORMING METHOD USING THE SAME AND METHOD FOR PRODUCING CAPACITOR BY USING THE SAME例文帳に追加

共重合体、バッファ膜用組成物、それを用いたパターン形成方法及びそれを用いたキャパシタの製造方法 - 特許庁

For instance, the capacitor C2 of the T structure is realized by using a voltage control buffer 402 and a varactor diode 404.例文帳に追加

例えば、Ｔ構造のキャパシタＣ_2は、電圧制御バッファ４０２およびバラクタダイオード４０４を用いて実現される。 - 特許庁

To reduce a static capacitance, size, and weight of a capacitor used to buffer energy on a power conversion DC-link.例文帳に追加

電力変換ＤＣリンクのエネルギーをバッファするために使用されるコンデンサの静電容量、サイズ、および重量を低減する。 - 特許庁

Thereby, the input and output of the buffer amplifier OV_1 are temporarily connected to each other through the reference capacitor K_Ref1 in operation.例文帳に追加

このため、バッファ増幅器(OV_1)の入力と出力が、動作中に一時的に基準コンデンサ(K_Ref1)を介して互いに結合される。 - 特許庁

The phase compensation circuit 20 includes a buffer amplifier 21 and a capacitor 22, and they are serially connected so that a series circuit can be configured.例文帳に追加

位相補償回路２０は、バッファアンプ２１とキャパシタ２２とを備え、これらは直列接続されて直列回路を構成する。 - 特許庁

Furthermore, in the reception circuit RX, a capacitor C1 indicating gate capacitance or the like of an MIS transistor that becomes an input buffer is provided.例文帳に追加

また、受信回路ＲＸでは、入力バッファとなるＭＩＳトランジスタのゲート容量等を示す容量Ｃ１が設けられる。 - 特許庁

The buffer conductor layer 95 is connected to the capacitor conductor layer 93 at a plurality of portions by a plurality of through-holes 90.例文帳に追加

緩衝用導体層９５とキャパシタ用導体層９３は、複数のスルーホール９０によって複数箇所で接続されている。 - 特許庁

A FET12 and a phase compensating capacitor Cp are respectively connected between a buffer amplifier 11 and earth and between an auxiliary amplifier 14 and earth.例文帳に追加

ＦＥＴ１２および位相補償用コンデンサＣｐを、バッファアンプ１１と補助増幅器１４との間とアース間に接続する。 - 特許庁

The protection means 6 and 7 can be selected among a protection diode, a capacitor for protection, a switch for protection and an amplifier circuit functioning as a buffer.例文帳に追加

保護手段としては、保護ダイオード、保護用コンデンサ、保護用スイッチ、バッファとして機能する増幅回路から選ぶことができる。 - 特許庁

Charging circuits 2, 3 each of which includes a diode and a capacitor are connected to a buffer 1.例文帳に追加

バッファ１に、ダイオード及びコンデンサを含む充電回路２と、同様にダイオード及びコンデンサを含む充電回路３とを接続する。 - 特許庁

To obtain the output buffer circuit which enables a stable test to be conducted without being affected by delay caused by additional capacitor a connected tester side by increasing the driving capability of an output buffer having low driving capacity when the output buffer circuit is tested.例文帳に追加

弱いドライブ能力の出力バッファ回路のテスト時に、出力バッファのドライブ能力を高くすることで、接続されたテスタ側の付加容量による遅延などの影響を受けることなく、安定なテストが行える出力バッファ回路を得る。 - 特許庁

Voltage higher than the power source voltage of the buffer circuit (2, D1, D2, C5) generated in the LC resonance circuit (LGR, CGR) is clamped by the power source voltage of the buffer circuit (2, D1, D2, C5) with a capacitor C5.例文帳に追加

ＬＣ共振回路（ＬGR、ＣGR）が発生するバッファ回路（２、Ｄ１、Ｄ２、Ｃ５）の電源電圧以上の電圧をコンデンサＣ５によりバッファ回路（２、Ｄ１、Ｄ２、Ｃ５）の電源電圧でクランプする。 - 特許庁

The hold circuit 100 includes a hold capacitor 140, an operational amplifier 110, a first pMOS 130, a buffer amplifier 150, and a voltage adjustment circuit 120.例文帳に追加

ホールド回路１００は、ホールドコンデンサ１４０、オペアンプ１１０、第１ｐＭＯＳ１３０、バッファアンプ１５０、電圧調整回路１２０を備える。 - 特許庁

The peak of a current i_L charging a capacitor C_b of a buffer circuit 5a is centered in a period in which a voltage inverter 6 is energized.例文帳に追加

バッファ回路５ａのコンデンサＣ_bを充電する電流ｉ_Lのピークを電圧形インバータ６が導通する期間の中央とする。 - 特許庁

Input of two buffer circuits constituting a latch circuit receive different voltage depending on capacity coupling effect of a ferroelectric capacitor or capacity division of the ferroelectric capacitor before connection of a power source.例文帳に追加

ラッチ回路を構成する２つのバッファ回路の入力は、電源の接続前に、強誘電体キャパシタの容量カップリング効果または強誘電体キャパシタの容量分割により異なる電圧を受ける。 - 特許庁

A bypass capacitor 12 corresponding to the size of a buffer 11 for clock supply is arranged adjacent to the buffer 11 between the power source and the ground of the buffer 11 placed right before the flip flops(FFs) 13, 14 and 15 formed on a semiconductor circuit chip.例文帳に追加

半導体集積回路チップ上に形成されるフリップフロップ（ＦＦ）１３，１４，１５の直前に配置されるクロック供給用バッファ１１の電源とグランド間に、クロック供給用バッファ１１と隣接させてこのバッファサイズに応じたバイパスコンデンサ１２を配置する。 - 特許庁

The voltage of a hold capacitor 4 is applied to the substrate gate of an NMOS transistor 21 constituting an analog switch 3 using a buffer amplifier 24 and/or the voltage of the hold capacitor 4 is applied to the substrate gate of a PMOS transistor 22 constituting the analog switch 3 using a buffer amplifier 25.例文帳に追加

アナログスイッチ３を構成するＮＭＯＳトランジスタ２１のサブストレートゲートにバッファアンプ２４を用いてホールドコンデンサ４の電圧を印加するようにし、及び／又はアナログスイッチ３を構成するＰＭＯＳトランジスタ２２のサブストレートゲートにバッファアンプ２５を用いてホールドコンデンサ４の電圧を印加するようにした。 - 特許庁

A reference capacitor CREF is connected to a variable capacitor at the common detection the node of the integrated circuit, and the common detection node is coupled with an input buffer and an output voltage VF of the input buffer is connected to a coarse bias, a gain stage 30 and a fine bias 32.例文帳に追加

基準キャパシタＣ_REFが、前記集積回路の共通検出ノードにおいて前記可変キャパシタに接続され、前記共通検出ノードは入力バッファに結合し、該入力バッファの出力電圧Ｖ_Fは、粗バイアスおよび利得段３０および細密バイアス段３２に接続される。 - 特許庁