「cell array」に関連した英語例文の一覧と使い方(24ページ目) - Weblio英語例文検索

In this case, the address FIFO 25 sequentially stores the address of write data and then outputs the address to the memory cell array 21 after the end of read operation.例文帳に追加

このときアドレスFIFOは、書込データのアドレスを順次貯蔵し、読出動作完了後に順次メモリセルアレーに出力する。 - 特許庁

A usual access area corresponding to the field memory and a data temporary area corresponding to the line memory are arranged in a memory cell array 10.例文帳に追加

メモリセルアレイ１０にフィールドメモリに相当する通常アクセス領域とラインメモリに相当するデータ一時保存領域を設ける。 - 特許庁

To provide a semiconductor memory in which operation characteristics of a sense amplifier are not degraded even if memory cell array power source voltage is dropped.例文帳に追加

メモリセルアレイ電源電圧が低くなってもセンス増幅器の動作特性が低下しない半導体メモリ装置を提供する。 - 特許庁

To extract inclination and eccentricity of an optical axis from a design shape, even if the shape of each cell of an lens array is aspheric.例文帳に追加

レンズアレイの各セルの形状が非球面である場合でも、設計形状からの光軸の傾きと偏心を抽出する。 - 特許庁

CREATION METHOD OF TITANIA NANOTUBE ARRAY AND TITANIA ELECTRODE, TITANIA ELECTRODE, AND DYE-SENSITIZED SOLAR CELL APPLYING TITANIA ELECTRODE例文帳に追加

チタニアナノチューブアレイおよびチタニア電極の作成方法、チタニア電極、並びにこのチタニア電極を適用した色素増感太陽電池 - 特許庁

The memory cell array region has eight control gates(CG) drivers 300-0 to 300-7 as a control gate driving section for the sector region 0.例文帳に追加

セクタ領域０のためのコントロールゲート駆動部として、８つのコントロールゲート（ＣＧ）ドライバ３００−０〜３００−７を有する。 - 特許庁

To provide a method for inspecting a memory device for selecting a memory cell close to the peripheral part and the memory twist part of a memory array.例文帳に追加

メモリアレイの周辺部及びメモリツイスト部に近接したメモリセルを選択するメモリデバイスの検査方法を提供すること。 - 特許庁

A cell growing pattern provided with the array of the pixel positions in the threshold value HC is specified with respect to each threshold value HC in the threshold value HT.例文帳に追加

閾値ＨＴの各閾値ＨＣに関し、閾値ＨＣ内の画素位置の配列を備えたセル成長パターンが規定される。 - 特許庁

Each basic cell of the gate array comprises triply arrayed n-type MOS transistors and triply arrayed p-type MOS transistors corresponding thereto.例文帳に追加

そのゲートアレイの基本セルは、Ｎ型の３連のＭＯＳトランジスタと、これに対応するＰ型の３連のＭＯＳトランジスタとからなる。 - 特許庁

To provide a ferroelectric storage device which improves a sense margin accompanying the reduction of a cell array degree of integration and bit line capacity.例文帳に追加

セルアレイ集積度及びビット線容量の削減に伴うセンスマージンの向上した強誘電体記憶装置の提供。 - 特許庁

The reference circuit 1 outputs a reference voltage Vref to be compared with a bit line signal output from a memory cell array 4.例文帳に追加

リファレンス回路１は、メモリセルアレイ４から出力されるビット線信号と比較されるリファレンス電圧Ｖｒｅｆを出力する。 - 特許庁

The dummy access transistor ATRd is turned on in response to activation of column selection lines CSL1 to CSLm of a corresponding memory cell array.例文帳に追加

ダミーアクセストランジスタＡＴＲｄは、対応するメモリセル列のコラム選択線ＣＳＬ１〜ＣＳＬｍの活性化に応答してオンする。 - 特許庁

To provide a method of manufacturing a semiconductor device capable of uniformly forming a pattern at the internal portion of a cell array and at its end.例文帳に追加

セルアレイ内部とセルアレイの端部とでパターンを均一に形成できる半導体装置の製造方法を提供すること。 - 特許庁

The buried layer 500 reduces the size of a channel of a flash EPROM cell and achieves higher array density.例文帳に追加

埋込層（５００）はフラッシュＥＰＲＯＭセルのチャネルの大きさを低減し、より高いアレイ密度を提供することを可能にする。 - 特許庁

For a pair of bit lines BL and XBL, the power source modules 5a and 5b are disposed on the periphery of a side opposite a memory cell array part 3.例文帳に追加

１対のビット線BL，XBL に対して、メモリセルアレイ部３のそれぞれ反対側の周辺に電源モジュール５ａ，５ｂを設ける。 - 特許庁

IC memory devices include a memory cell array that is configured to output data bits in parallel at a first data transfer rate and an output circuit.例文帳に追加

第１データ転送速度で並列にデータビットを出力するメモリセルアレイと出力回路とを含む半導体装置である。 - 特許庁

In addition, when used for flash programming a memory cell array 10, a relatively narrow threshold voltage distribution V_t is obtained.例文帳に追加

さらに、本発明によりメモリセルアレイ１０のフラッシュプログラミングに使用した場合に比較的狭い閾値電圧分布Ｖ_ｔが得られる。 - 特許庁

To provide a semiconductor memory device which performs masking of data written in a part of an area of a memory cell array, and its masking method.例文帳に追加

メモリセルアレイの一部領域に書込まれるデータをマスキングする半導体メモリ装置及びそのマスキング方法を提供する。 - 特許庁

The protective pad 16 is in a electrically floating state, and the memory cell array and the fuse section have substantially the same structure.例文帳に追加

保護パッド１６は、電気的にフローティング状態であり、メモリセルアレイ部の構造とヒューズ部の構造は、実質的に同一である。 - 特許庁

A substrate potential setting circuit 10, which controls substrate potential at least when data are written, is provided in row units of a memory cell array 1.例文帳に追加

メモリセルアレイ（１）の列単位で少なくともデータ書込時に基板電位を制御する基板電位設定回路（１０）を設ける。 - 特許庁

Related to a memory cell array, substrate potential supply wirings 5a and 5b are wired between memory mats 11, divisions with specified interval.例文帳に追加

メモリセルアレイは、所定の間隔に分割されたメモリマット１_1の間に基板電位供給配線５ａ，５ｂが配線されている。 - 特許庁

To provide a memory system which can be operated by satisfactory processing efficiency even in simultaneously performing access to a memory cell array and a register part.例文帳に追加

メモリセルアレイとレジスタ部に同時にアクセスする場合であっても良好な処理効率で動作可能なメモリシステムを提供する。 - 特許庁

The semiconductor memory 100 is provided with a memory cell array 110 which can access independently of input/output ports 106a, 106b.例文帳に追加

半導体記憶装置１００は、入出力ポート１０６ａ，１０６ｂから独立してアクセス可能なメモリセルアレイ１１０を備える。 - 特許庁

During the period, access for the memory cell array 51 is prohibited, when it reaches a normal block, reading data from the block is started again.例文帳に追加

その間、メモリセルアレイ５１へのアクセスを禁止し、正常なブロックに達したら、そのブロックからのデータの読み出しを再開する。 - 特許庁

To provide a nonvolatile semiconductor storage device in which a memory cell array is reducible in size, and to provide a method of manufacturing the same.例文帳に追加

メモリセルアレイのサイズを縮小することができる不揮発性半導体記憶装置及びその製造方法を提供する。 - 特許庁

The dual port DRAM cell array 23 is shared and can be simultaneously accessed by the CPU 14 and the DSP 16.例文帳に追加

Ｄｕａｌ−Ｐｏｒｔ・ＤＲＡＭセルアレイ２３は、ＣＰＵ１４及びＤＳＰ１６に共有されて同時にアクセス可能である。 - 特許庁

The serial access memory 101 has a memory cell array 11, a write register group 17, a read register group 20 and a write/read register group 32.例文帳に追加

シリアルアクセスメモリ１０１は，メモリセルアレイ１１，ライトレジスタグループ１７，リードレジスタグループ２０，およびライト／リードレジスタグループ３２を備える。 - 特許庁

Also, a control part 30 executes intensive refresh for a memory cell array 15 by assert of a refresh instruction signal/SREF.例文帳に追加

また、制御部３０は、リフレッシュ指示信号／ＳＲＥＦのアサートによってメモリアレイ１５に対して集中リフレッシュを実行する。 - 特許庁

In a semiconductor device 1, a memory cell array 20 is divided into four blocks, that is, a block A, a block B, a block C, and a block D.例文帳に追加

半導体装置１は、メモリセルアレイ２０が四つのブロック、すなわち、ブロックＡ、ブロックＢ、ブロックＣ、ブロックＤに分割されている。 - 特許庁

Memory cell array blocks 21-1 to 21-8 are composed of 16 banks, selected from among banks Ba0 to Ba31 as memory units.例文帳に追加

メモリセルアレイブロック２１-1〜２１-8は、独立のメモリ単位であるバンクＢａ０〜Ｂａ３１のうち１６バンクがまとめられて構成される。 - 特許庁

To provide a circuit for a high density resistive memory array in which a leak current from a cell being not selected is suppressed to the absolute minimum.例文帳に追加

選択されなかったセルからの漏れ電流を最小限に抑える、高密度抵抗性メモリアレイ用の回路の提供。 - 特許庁

A data line is provided independently for each of the regular memory cell array, the row redundant circuit 70, and the column redundant circuit 80.例文帳に追加

正規メモリセルアレイ、ロウ冗長回路７０およびコラム冗長回路８０のそれぞれに対して独立にデータ線が設けられる。 - 特許庁

To provide a nonvolatile data storage device that prevents bipolar phenomenon between pass transistors connected to a memory block of a memory cell array.例文帳に追加

メモリセルアレイのメモリブロックに接続されるパストランジスタ間のバイポーラ現象を防止する不揮発性データ貯蔵装置を提供する。 - 特許庁

The data corresponding to one page, after data rewrite is written to a page in the memory cell array corresponding to a page address (row address) of a copy destination.例文帳に追加

データの書き換え後の１ページ分のデータは、コピー先のページアドレス（ロウアドレス）に対応したメモリセルアレイ内のページに書き込まれる。 - 特許庁

To provide a semiconductor memory device provided with a power source circuit having less area loss for variation of the capacity of a memory cell array.例文帳に追加

メモリセルアレイの容量の変化に対して面積ロスの小さい電源回路を備える半導体記憶装置を提供する。 - 特許庁

When a signal from the outside is received, the signal is switched to the redundant memory cell array, and the number of repair times is determined.例文帳に追加

外部より信号を受けると、当該冗長メモリセルアレイに信号が切り替わり、不良救済回数の判定が行われる。 - 特許庁

The light sensitive cell array 200 has a plurality of unit blocks 40 and each unit block 40 includes light sensitive cells 2a and 2b.例文帳に追加

光感知セルアレイ２００は、複数の単位ブロック４０を有し、各単位ブロック４０は、光感知セル２ａ、２ｂを含んでいる。 - 特許庁

FERROMAGNETIC TUNNEL JUNCTION RANDOM ACCESS MEMORY, SPIN VALVE RANDOM-ACCESS MEMORY, SINGLE FERROMAGNETIC FILM RANDOM-ACCESS MEMORY AND MEMORY CELL ARRAY USING THEM例文帳に追加

強磁性トンネル接合ランダムアクセスメモリ、スピンバルブランダムアクセスメモリ、単一強磁性膜ランダムアクセスメモリ、およびこれらをつかったメモリセルアレイ - 特許庁

To provide a method and apparatus for providing common information signals to all cell areas using a base station comprising an array antenna.例文帳に追加

アレイアンテナを備えた基地局を使用して、セル全域に共通情報信号を与える方法と装置を提供すること。 - 特許庁

The architecture and method permit relatively noise-free array cell interrogations at close to ground voltage levels.例文帳に追加

このようなアーキテクチャおよび方法により、接地電位に近い電圧レベルにて、比較的雑音のないアレイセルの問合せが可能となる。 - 特許庁

To provide a non-volatile semiconductor memory which enables excellent performance for page copy operation to be made possible with a plurality of cell array.例文帳に追加

複数セルアレイを備えて優れたパフォーマンスのページコピー動作を可能とした不揮発性半導体記憶装置を提供する。 - 特許庁

A semiconductor storage device relating to this invention includes a memory cell array 13, a memory controller 11, and a refresh control circuit 12.例文帳に追加

本発明にかかる半導体記憶装置は、メモリセルアレイ１３と、メモリコントローラ１１と、リフレッシュ制御回路１２と、を備える。 - 特許庁

Four bit parallel data of the 0th to third bit are simultaneously delivered between a memory cell array and each I/O pin of DQ0-DQ7.例文帳に追加

ＤＱ０〜ＤＱ７の各Ｉ／Ｏピンについて、０〜３ビット目の４ビットパラレルデータがメモリセルアレイとの間で同時に受け渡される。 - 特許庁

BIDIRECTIONAL READING/PROGRAMMING NONVOLATILE FLOATING GATE MEMORY CELL HAVING INDEPENDENTLY CONTROLLABLE CONTROL GATE, ITS ARRAY AND FABRICATING METHOD例文帳に追加

独立制御可能な制御ゲートを持つ双方向性読出し／プログラム不揮発性浮遊ゲート・メモリセル及びその配列及び製造方法 - 特許庁

The memory includes bit lines, word lines, and a memory cell array including memory cells provided corresponding to intersections of the bit lines and the word lines.例文帳に追加

メモリは、ビット線と、ワード線と、ビット線とワード線との交点に対応して設けられたメモリセルを含むメモリセルアレイとを備える。 - 特許庁