「cell array」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

The ferroelectric memory device comprises a simple matrix type memory cell array.例文帳に追加

強誘電体メモリ装置は、単純マトリクス型のメモリセルアレイを有する。 - 特許庁

A nonvolatile semiconductor memory device includes a memory cell array and a control part.例文帳に追加

不揮発性半導体記憶装置は、メモリセルアレイと制御部とを備える。 - 特許庁

Thereby, access to the memory cell array is made in correct timing.例文帳に追加

これにより正しいタイミングでメモリセルアレイに対するアクセスが行われる。 - 特許庁

METHOD AND DEVICE FOR CREATING MODEL NUMBER OF SOLAR CELL MODULE ARRAY例文帳に追加

太陽電池モジュールアレイの型番作成方法および型番作成装置 - 特許庁

The first ferroelectric memory 100 comprises a first memory cell array 110.例文帳に追加

第１強誘電体メモリ１００は、第１メモリセルアレイ１１０を含む。 - 特許庁

The memory device includes a memory cell array, a test data storage section and a decision section.例文帳に追加

メモリ装置はメモリセルアレイ、テストデータ貯蔵部、及び判断部を含む。 - 特許庁

MEMORY CELL ARRAY HAVING FERROELECTRIC CAPACITOR AND METHOD OF MANUFACTURING THE SAME例文帳に追加

強誘電体キャパシタを有するメモリセルアレイおよびその製造方法 - 特許庁

ISOLATION OF SHORT-CIRCUITED SENSOR CELL FOR HIGHLY RELIABLE OPERATION OF SENSOR ARRAY例文帳に追加

センサ・アレイの高信頼性動作のための短絡されたセンサ・セルの隔離 - 特許庁

A memory cell array 1 has a plurality of memory cells arranged in a matrix form.例文帳に追加

メモリセルアレイ１は、複数のメモリセルがマトリックス状に配置されている。 - 特許庁

To provide a method of biasing a memory cell array and a semiconductor memory device.例文帳に追加

メモリアレイのバイアシング方法及び半導体メモリ装置を提供する。 - 特許庁

Steering and bit lines are segmented along columns of a memory cell array.例文帳に追加

ステアリングラインとビットラインとはメモリセルアレイの列に沿ってセグメント化される。 - 特許庁

A memory cell array 40 is divided into memory blocks 40-N, 40-F.例文帳に追加

メモリセルアレイ４０は、メモリブロック４０−Ｎ，４０−Ｆに分割される。 - 特許庁

The device is provided with a memory cell array, a Y-gating circuit and a page buffer 122.例文帳に追加

メモリセルアレイ、Ｙ−ゲーティング回路、およびページバッファ１２２を備える。 - 特許庁

In a memory cell array of MRAM, a regular memory cell stores one bit per one cell by comparing it with a reference memory cell holding a reference value.例文帳に追加

ＭＲＡＭのメモリセルアレイにおいて、正規メモリセルは参照値を保持する参照メモリセルと比較することにより、１セルあたり１ビットを記憶させる。 - 特許庁

This is a solar cell power source that has power supply equipment, which generates power by sunshine using a solar cell array, wherein electricity is stored into the solar cell array and a solar cell capacitor-binding module array mounted there when the sun shines, and the electricity is discharged when there is no sunshine.例文帳に追加

日照により太陽電池アレイを用いて発電する電源装置を備えた太陽電池電源であって、太陽電池アレイと、そこに搭載された太陽電池セル・キャパシタ結合モジュールアレイに日照時、蓄電し日陰時に放電する。 - 特許庁

Each memory cell 10 of a memory cell array 20 is provided with a source line SL separated for each column unit.例文帳に追加

メモリセルアレイ２０の各メモリセル１０には列単位毎に互いに分離されたソース線SLが設けられている。 - 特許庁

A reference cell is the same as a memory cell of an array, and used for generating reference voltage for reference bit line.例文帳に追加

基準セルはアレイのメモリセルと同一で、基準ビット線用基準電圧の生成に用いられる。 - 特許庁

Thereby, access for a memory cell MC in a plurality of cell array blocks can be performed by one sense amplifier SA.例文帳に追加

これにより、１つのセンスアンプＳＡで複数のセルアレイブロック内にあるメモリセルＭＣのアクセスが可能となる。 - 特許庁

To provide a fuel cell module which can narrow down an array interval of cell voltage measurement terminals.例文帳に追加

セル電圧測定端子の配列間隔を狭めることが可能な燃料電池モジュールを提供する。 - 特許庁

The reference cell is the same as a memory cell of the array and used for generating reference voltage for a reference bit line.例文帳に追加

基準セルはアレイのメモリセルと同一で、基準ビット線用基準電圧の生成に用いられる。 - 特許庁

a reading and writing control part arranged between cell arrays controls reading and writing of data for the cell array.例文帳に追加

セルアレイの間に配置された読み書き制御部は、セルアレイに対するデータの読み書きを制御する。 - 特許庁

The bit wires for respective memory cell arrays are connected to the bit wire of the other memory cell array by a connecting wire.例文帳に追加

各メモリセルアレイのビット線は、接続配線により他のメモリセルアレイのビット線に接続されている。 - 特許庁

The solar cell array is provided with a plurality of solar cell modules arranged along a first direction.例文帳に追加

第１方向に沿って並んで配置される複数の太陽電池モジュールを備えた太陽電池アレイである。 - 特許庁

In a memory cell array 100A, a memory cell comprising a ferroelectrics capacitor 20 is arrayed in matrix.例文帳に追加

メモリセルアレイ１００Ａは、強誘電体キャパシタ２０からなるメモリセルがマトリクス状に配列されている。 - 特許庁

A peripheral circuit for driving a memory cell transistor in a memory cell array includes at least a first transistor.例文帳に追加

メモリセルアレイ中のメモリセルトランジスタを駆動するための周辺回路は、少なくとも第１のトランジスタを含む。 - 特許庁

To provide a solar cell array that is constituted to be a compact type though a solar cell is movable.例文帳に追加

太陽電池が可動であるにもかかわらず小型に構成できる太陽電池アレイを提供すること。 - 特許庁

In a method for designing a low power leakage monitor element, a memory cell being the same as a cell in an actual array is used.例文帳に追加

低電力リーク・モニタ素子を設計する方法は、実アレイ内のセルと同一のメモリ・セルを使用する。 - 特許庁

CHARGE TRAP MEMORY CELL WITH MULTI-DOPED LAYERS, MEMORY ARRAY USING THE MEMORY CELL AND OPERATING METHOD OF THE SAME例文帳に追加

複数層のドーピング層を有する電荷トラップメモリセルとこれを利用したメモリアレイ及びその動作方法 - 特許庁

A memory cell array has a unit composed of a memory cell 1 and two select transistors sandwiching it.例文帳に追加

メモリセルアレイは、１個のメモリセルとこれを挟み込む２個のセレクトトランジスタとから構成されるユニットを有する。 - 特許庁

A memory comprises an array 100, constituted of memory cells and a reference cell array 200 constituted of reference cells of plural units.例文帳に追加

メモリは、メモリセルで構成されたアレイと、複数のユニットの基準セルで構成された基準セルアレイとを含む。 - 特許庁

In array constitution of a memory cell array, word lines and bit lines are made main/sub-constitution, and a selecting transistor is provided for switching.例文帳に追加

メモリセルアレイのアレイ構成を、ワード線、ビット線を主／副構成にし、切り換え用に選択トランジスタを設ける。 - 特許庁

The semiconductor storage device is provided with a memory cell array which is sectioned into blocks, redundant memory cells which replaces a defective memory cell in the memory cell array, and a redundant memory cell selecting circuit which replaces a defective memory cell by a redundant memory cell.例文帳に追加

半導体記憶装置には、複数のブロックに区画されたメモリセルアレイ、このメモリセルアレイ内の不良メモリセルと置換される冗長メモリセル及び前記不良メモリセルと前記冗長メモリセルとの置換を行う冗長メモリセル選択回路が設けられている。 - 特許庁

The SRAM cell 99 is divided by a distributed global decoder 71 arranged at the center into groups 80-87 of a cell of the SRAM array, and the distributed global decoder 71 specifies an address of the individual memory cell 13 of the SRAM array 99.例文帳に追加

SRAMセル(99)は、中心に配置された分散型グローバルデコーダ(71)でSRAMアレイのセルのグループ(80-87)に分割され、分散型グローバルデコーダ(71)はSRAMアレイ(99)の個々のメモリセル(13)をアドレス指定する。 - 特許庁

An ID chip is configured in such a manner that random data generated in a memory cell array due to variation of threshold voltage of each memory cell constituting the memory cell array is used as inherent identification information.例文帳に追加

本ＩＤチップは、メモリセルアレイを構成する個々のメモリセルの閾値電圧のバラツキにより、メモリセルアレイに生成されたランダムなデータを固有の識別情報として用いた構成とされる。 - 特許庁

An operation control circuit 2 controlling write-in to a memory cell of a memory cell array 1 is provided between the memory cell array 1, a data input buffer 3, and a data output buffer 4.例文帳に追加

メモリセルアレイ１とデータ入力バッファ３及びデータ出力バッファ４の間には、メモリセルアレイ１のメモリセルへの書き込みを制御する演算制御回路２が設けられている。 - 特許庁

NONVOLATILE MEMORY CELL ARRAY HAVING COMMON DRAIN LINE AND METHOD OF OPERATING THE SAME例文帳に追加

共通のドレインラインを備える不揮発性メモリセルアレイ及びその動作方法 - 特許庁

At least one end of the first write line passes through the upper end or the lower end of the memory cell array, while the other end passes through the left or right end of the memory cell array.例文帳に追加

少なくとも１つの第１書き込み線の一端はメモリセルアレイの上端または下端を通り、他端はメモリセルアレイの左端または右端を通る。 - 特許庁

Moreover, the memory cell array has a double bit line and a double word line structure, and the redundant memory cell array has a single bit line and a single word line structure.例文帳に追加

又、メモリセルアレイは２重ビット線及び２重ワード線構造を有し、冗長メモリセルアレイは１重ビット線及び１重ワード線構造を有する。 - 特許庁

METHOD OF FORMING MULTI-LEVEL CELLS IN MEMORY ARRAY AND MOS MEMORY CELL例文帳に追加

メモリアレイにおけるマルチレベルのセルを形成する方法及びＭＯＳメモリセル - 特許庁

For example, a row decoder 20 is arranged on one side of the memory cell array 10.例文帳に追加

たとえば、メモリセルアレイ１０の一方の側には、ロウデコーダ２０を配置する。 - 特許庁

A memory cell array 50 is provided with a regular memory cell array divided into plural memory mats 55, a row redundant circuit 70, and a column redundant circuit 80.例文帳に追加

メモリセルアレイ５０は、複数のメモリマット５５に分割される正規メモリセルアレイとロウ冗長回路７０およびコラム冗長回路８０とを備える。 - 特許庁

The memory cell array has a rewritable area, and a read-only area.例文帳に追加

メモリーセルアレイは、書き換え可能領域と、読み出し専用領域と、を有する。 - 特許庁

NON-VOLATILE MEMORY DEVICE WITH BULK BIAS CONTACT STRUCTURE IN CELL ARRAY REGION例文帳に追加

セルアレー領域内にバルクバイアスコンタクト構造を備える不揮発性メモリ素子 - 特許庁

This memory includes a memory cell array, a controller, and a programming section.例文帳に追加

本発明のメモリ装置は、メモリセルアレイ、制御部、及びプログラミング部を備える。 - 特許庁

In the cell array 2, the memory cells are arranged in the state of a 2-dimensional matrix.例文帳に追加

セルアレイ２内にはメモリセルが２次元マトリクス状に配列されている。 - 特許庁