「cell array」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

The operation control circuit controls operation of the memory cell array according to an external instruction.例文帳に追加

動作制御回路は、外部命令に応じてメモリセルアレイの動作を制御する。 - 特許庁

To transfer data in a cell array without performing write-in and read-out to the outside.例文帳に追加

外部への読み出し書き込みを伴わずに，セルアレイ内でデータを転送する。 - 特許庁

To improve latch-up resistance without increasing a memory cell array chip area.例文帳に追加

メモリセルアレイチップ面積を増加させることなく、ラッチアップ耐性を向上させる。 - 特許庁

Also, the shape of each lens cell constituting the lens array 13 is made as a square.例文帳に追加

また、レンズアレイ１３を構成する各レンズセルの形状を正方形とする。 - 特許庁

Must be an indexed array of valid cell contents. 例文帳に追加

セルの内容として有効な値を含む、数値添字の配列でなければなりません。 - PEAR

To provide an SRAM which can increase the integration degree of a memory cell array.例文帳に追加

メモリセルアレイの集積度を上げることが可能なＳＲＡＭを提供すること。 - 特許庁

To stabilize operation of a PMC memory cell using a CBRAM memory array.例文帳に追加

ＣＢＲＡＭメモリアレイを使用したＰＭＣメモリセルの動作の安定化を図る。 - 特許庁

To reduce a layout area of each cell of a standard cell system or a gate array cell system in a semiconductor integrated circuit including an optical sensor.例文帳に追加

光センサを有する半導体集積回路におけるスタンダードセル方式またはゲートアレイセル方式の各セルのレイアウト面積を低減する。 - 特許庁

A memory cell performing this verification/read-out may be provided separately, or a memory cell of one part of the memory cell array MCA can be used.例文帳に追加

この検証読み出しを行うメモリセルは、メモリセルアレイＭＣＡと別に設けてもよいし、メモリセルアレイＭＣＡ内の一部のメモリセルを用いてもよい。 - 特許庁

To provide a solar cell array and method for manufacturing solar cell system, capable of efficiently manufacturing a solar cell system with high generation efficiency.例文帳に追加

発電効率の高い太陽電池システムを効率よく製造できる太陽電池アレイ及び太陽電池システム製造方法を提供する。 - 特許庁

To enable evaluating cell characteristics of a memory circuit having a pair of complementary memory cell arrays with the same standard as a memory circuit having a single cell array.例文帳に追加

相補メモリセル対アレイを有するメモリ回路のセル特性を、シングルセルアレイを有するメモリ回路と同等の基準で評価できるようにする。 - 特許庁

In a preferable embodiment, a memory cell used in a reference cell programming process is a cell of a memory array having the highest intrinsic threshold value.例文帳に追加

１つの好ましい実施形態では、基準セルプログラミングプロセス中に使用されるメモリセルは、最高固有閾値を有するメモリアレイのセルである。 - 特許庁

In a semiconductor memory provided with a redundant circuit replacing the defective cell existing on a memory cell array by a redundant cell and relieving the defect, data DQ0-DQ15 of plural bits externally given are written into a memory cell in a memory cell array 30 by a write circuit 40, and read out from the memory cell array 30 by a read circuit 50.例文帳に追加

メモリセルアレイ上に存在する不良セルを冗長セルで置換して欠陥を救済する冗長回路を備えた半導体記憶装置において、外部から与えられる複数ビットのデータＤＱ０〜ＤＱ１５を書き込み回路４０によりメモリセルアレイ３０内のメモリセルに書き込み、これを読み出し回路５０によりメモリセルアレイ３０から読み出す。 - 特許庁

Thus, by supplying the cell array power source V1 to the cell refresh circuit 20, even at the time of the power down mode, a prescribed current capable of maintaining the level from a cell array power source generation circuit 3 is consumed and the cell array power source is maintained within an appropriate voltage range.例文帳に追加

従って、セルフリフレッシュ回路２０にセルアレイ電源Ｖ１を供給することにより、パワーダウンモード時においても、セルアレイ電源生成回路３からそのレベルを維持できる程度の所定の電流を消費させることができ、セルアレイ電源を適切な電圧範囲内に維持することができる。 - 特許庁

The photodetector 700 comprises a beam receiving cell array A group and a B group having a beam receiving cell width 0.35P-0.40P, and a beam receiving cell array A' group and B' group having a beam receiving cell width 0.5P for an interpolation multiplication assuming that a periodical pitch between cells is a P.例文帳に追加

受光素子７００は、セル間の周期ピッチをＰとすると、受光セル幅が０．３５Ｐ〜０．４０ＰのＭ系列用の受光セルアレイＡ群，Ｂ群と、受光セル幅が０．５Ｐの内挿倍用の受光セルアレイＡ’群，Ｂ’群とを備える。 - 特許庁

A cell placement means 22 places the cell base blocks in response to the design data, a dummy array means 23 arrays successively the dummy gate blocks in spaces among the cell base blocks and a gap array means 24 arrays successively the gap filling blocks at all positions where no cell base blocks nor dummy gate blocks are placed.例文帳に追加

ゲートアレイブロックと同幅で配置される位置が半分だけシフトするダミーゲートブロックを登録しておき、外部入力される設計データに対応してセルベースブロックを配置してから空白にダミーゲートブロックを配列する。 - 特許庁

Each of array blocks B1 to B20 arranged in a two-dimensional array-shaped layout comprises a sub-array in which a pixel cell is arranged in the two-dimensional array-shaped layout, and the A/D conversion circuit for A/D-converting a light receiving signal of the sub-array.例文帳に追加

２次元アレイ状に配列してなるアレイブロックＢ１〜Ｂ２０のそれぞれは、画素セルを２次元アレイ状に配列してなるサブアレイと、そのサブアレイの受光信号をＡ／Ｄ変換するＡ／Ｄ変換回路とを備える。 - 特許庁

The leak current (power supply current) of the unused redundant cell array can be reduced because the difference between two power supply voltages supplied to the redundant memory cell of the unused redundant cell array can be reduced.例文帳に追加

使用されない冗長セルアレイの冗長メモリセルに供給される２つの電源電圧の差を小さくできるため、使用されない冗長メモリセルのリーク電流（電源電流）を小さくできる。 - 特許庁

The cell gate-insulating film 14 is patterned to leave the film 14 on a first region of a cell array region a and expose a second region of a cell array region a and a peripheral circuit region b.例文帳に追加

セルゲート絶縁膜１４をパターニングしてセルアレイ領域ａの第１領域上にセルゲート絶縁膜１４を残して、セルアレイ領域ａの第２領域及び周辺回路領域ｂを露出させる。 - 特許庁

The fuse for redundancy substitution cuts off a memory cell array part corresponding to an address of a defective part to substitute a memory cell array part having a defect for a memory cell for redundancy according to a result of a pre-wafer-test.例文帳に追加

冗長置換用ヒューズは、プリウェハーテストの結果によって欠陥を有するメモリセルアレイ部分を冗長用メモリセルに置換するために、欠陥部のアドレスに対応するものを切断する。 - 特許庁

A test control circuit controls the output circuit so that at a first test mode, refresh-operation of the real cell array is prohibited and data read from the real cell array is outputted, at a second test mode, data read from the parity cell array is outputted.例文帳に追加

試験制御回路は，第１の試験モード時に，リアルセルアレイのリフレッシュ動作を禁止してリアルセルアレイから読み出されたデータを出力し，第２の試験モード時に，パリティセルアレイから読み出されたデータを出力するよう前記の出力回路を制御する。 - 特許庁

A control signal generating circuit 150 performs control for a memory cell array 200 in a non-normal operation mode being different from a normal operation mode in which write of data to the memory cell array 200 and read of data from the memory cell array 200 are performed.例文帳に追加

コントロール信号発生回路１５０は、メモリセルアレイ２００へのデータの書き込み及びメモリセルアレイ２００からのデータの読み出しを実行する通常動作モードと異なる非通常動作モードにおいてメモリセルアレイ２００に対する制御を行う。 - 特許庁

By a bit line switch, a plurality of bit lines connected to memory cells of each memory cell array area are connected to a shared bit line formed in the memory cell array area.例文帳に追加

ビット線スイッチは、各メモリセルアレイ領域のメモリセルにそれぞれ接続される複数のビット線を、メモリセルアレイ領域に形成された共有ビット線にそれぞれ接続する。 - 特許庁

A resistance values of each resistance element of a resistance array 20 connected to a source of a reference cell RMC is set conforming to an equivalent resistance value of source diffusion resistance of a memory cell array.例文帳に追加

メモリセルアレイのソース拡散抵抗の等価抵抗値に従って、リファレンスセルＲＭＣのソースに接続される抵抗アレイ２０の各抵抗素子の抵抗値が設定される。 - 特許庁

A memory call control part 5 includes a memory cell array, where the magnified/reduced image data is stored, and controls that the magnified/reduced image data is stored into the memory cell array.例文帳に追加

メモリセル制御部５は、拡大／縮小後の画像データが格納されるメモリセルアレイを含み、当該メモリセルアレイへの拡大／縮小後の画像データの格納を制御する。 - 特許庁

Write-in data is stored in a memory cell array 1, while test data required for correcting an error is generated for the write-in data and stored in a test data memory cell array 2.例文帳に追加

書き込みデータをメモリセルアレイ１に記憶すると共に、上記書き込みデータに対してエラー訂正に必要な検査データを生成して検査データメモリセルアレイ２に記憶する。 - 特許庁

As data read out from the real cell array and the parity cell array are compared simultaneously with the expected value, a test time can be shortened and a manufacturing cost of a semiconductor memory can be reduced.例文帳に追加

リアルセルアレイおよびパリティセルアレイから読み出されるデータが同時に期待値と比較されるため、試験時間を短縮でき、半導体メモリの製造コストを削減できる。 - 特許庁

To improve the reliability and electric generating capacity of a solar cell array under the environment where the surface of the solar cell array is polluted with an external substance, such as the time of snow coverage.例文帳に追加

積雪時など外部の物質によって太陽電池アレイの表面が汚染される環境下における太陽電池アレイの信頼性と発電能力を向上すること。 - 特許庁

No peripheral circuit is arranged substantially between the memory cell array area 201 and the pad row 101 and between the memory cell array area 202 and the pad row 102.例文帳に追加

メモリセルアレイ領域２０１とパッド列１０１との間及びメモリセルアレイ領域２０２とパッド列１０２との間に、周辺回路が実質的に配置されていない。 - 特許庁

MEMORY CELL ARRAY STRUCTURE FOR NON-VOLATILE SEMICONDUCTOR MEMORY UNIT, THE NON-VOLATILE SEMICONDUCTOR MEMORY UNIT ACCESS METHOD FOR MEMORY CELL ARRAY OF THE UNIT, NAND FLASH MEMORY UNIT, AND SEMICONDUCTOR MEMORY例文帳に追加

不揮発性半導体メモリ装置のメモリセルアレイ構造、不揮発性半導体メモリ装置、同装置のメモリセルアレイアクセス方法、ＮＡＮＤフラッシュメモリ装置及び半導体メモリ - 特許庁

A verification operation after the data erase operation is performed regarding an erased block after erase blocks are retrieved simultaneously in parallel regarding the left cell array 1L and the right cell array 1R.例文帳に追加

データ消去後のベリファイ動作は、左右セルアレイ１Ｌ，１Ｒについて同時並行的に消去ブロックの検索を行って、消去されたブロックについて行われる。 - 特許庁

According to an embodiment, a nonvolatile semiconductor storage device comprises a memory cell array part and a contact part apposed with the memory cell array part in a first plane.例文帳に追加

実施形態によれば、メモリセルアレイ部と、第１平面内においてメモリセルアレイ部と並置されたコンタクト部と、を備えた不揮発性半導体記憶装置が提供される。 - 特許庁

The semiconductor memory device for accessing the designated memory cell MC of a memory cell array 1 is provided with: a dummy row array 4, a dummy word line 5; and a timing controller 16.例文帳に追加

メモリセルアレイ１中の指定のメモリセルＭＣにアクセス可能な半導体装置において、ダミーロウアレイ４、ダミーワード線５、およびタイミングコントローラ１６などを備えている。 - 特許庁

The cache holding mechanism of a memory is mechanism having a temporary storage section 21 which can hold one part of stored information of a memory cell array as a sub-set with a memory cell array 20.例文帳に追加

メモリのキャッシュ保持機構は、メモリセルアレイ（２０）と共に、メモリセルアレイの記憶情報の一部をサブセットとして保有可能な一時記憶部（２１）を有する構成である。 - 特許庁

To provide a semiconductor memory device provided with a plurality of ports, which reduces a clock cycle required for data transfer between a common memory cell array and an exclusive memory cell array.例文帳に追加

共有メモリセルアレイと専用メモリセルアレイとの間のデータ転送に要するクロックサイクルを削減することのできる複数のポートを備える半導体記憶装置を提供する。 - 特許庁

A register array part 2 is connected via transfer buses TBT1-1 to TBT1-i, TBN2-1 to TBN2-i to a memory cell array 1 provided with a memory cell 11.例文帳に追加

メモリセル１１を備えたメモリセルアレイ１には転送用バスＴＢＴ１_−１〜ＴＢＴ１_−ｉ，ＴＢＮ２_−１〜ＴＢＮ２_−ｉを介してレジスタアレイ部２が接続されている。 - 特許庁

To provide a semiconductor memory in which data can be read continuously from a memory cell array or data can be written in the memory cell array even when addresses are discontinuous.例文帳に追加

アドレスが不連続の場合であっても、連続的に、メモリセルアレイからのデータの読み出し、あるいは、メモリセルアレイへのデータの書き込みが可能な半導体メモリを提供する。 - 特許庁

Voltage correction data for adjusting a potential of a Zener diode 15 on the anode side and adjusting high voltage applied to the memory cell array 23 are written into the memory cell array 23.例文帳に追加

ツェナーダイオード１５のアノード側の電位を調整し、メモリセルアレイ２３にかかる高電圧を調整するための電圧補正データがメモリセルアレイ２３に書き込まれている。 - 特許庁

The information changing circuit compares the stored outside depth information with corresponding inside depth information stored in the memory cell array, and updates the memory cell array.例文帳に追加

情報変更回路は、前記貯蔵された外部深さ情報と前記メモリセルアレイに貯蔵された対応する内部深さ情報とを比較し、前記メモリセルアレイをアップデートする。 - 特許庁

At least one complete cell array having the prescribed memory capacity and an incomplete cell array having capacity which does not reach the prescribed memory capacity are arranged in one direction.例文帳に追加

所定のメモリ容量を有する少なくとも一つの完全セルアレイと、所定のメモリ容量に満たない容量を有する不完全セルアレイが一方向に配列されている。 - 特許庁

Even when an interface of a controller accesses the semiconductor memory is different from an interface for accessing the memory cell array, the controller can access the memory cell array.例文帳に追加

フィールドプログラマブル部により、半導体メモリをアクセスするコントローラのインタフェースが、メモリセルアレイをアクセスするためのインタフェースと異なる場合にも、コントローラはメモリセルアレイをアクセスできる。 - 特許庁

This memory device 600 is provided with a memory cell array 602 and local sense amplifiers 611-618 for receiving pre-fetched data bits from the memory cell array 602.例文帳に追加

本発明のメモリ装置６００はメモリセルアレイ６０２を備え、メモリセルアレイ６０２からプリフェッチされたデータビットを受信するためのローカルセンスアンプ６１１〜６１８を備える。 - 特許庁

MULTIVALUED-RECORDING PHASE-CHANGE MEMORY ELEMENT, MULTIVALUED-RECORDING PHASE-CHANGE CHANNEL TRANSISTOR, AND MEMORY CELL ARRAY例文帳に追加

多値記録相変化メモリ素子、多値記録相変化チャンネルトランジスタおよびメモリセルアレイ - 特許庁

Consequently, writing in one-cell units can be performed with the virtual ground array structure.例文帳に追加

これにより、ヴァーチャル・グラウンド・アレイ構造で１セル単位の書き込みが可能になる。 - 特許庁

To write data to a plurality of memory cells in a plurality of cell array blocks simultaneously.例文帳に追加

複数のセルアレイブロック内の複数のメモリセルに同時にデータの書込みを行う。 - 特許庁