「clock IC」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

BIT CLOCK GENERATING CIRCUIT, BIT CLOCK PHASE CORRECTION METHOD, AND NON-CONTACT IC CARD例文帳に追加

ビットクロック生成回路、ビットクロック位相補正方法および非接触ＩＣカード - 特許庁

The transceiver IC 1a operates on the basis of the clock C1.例文帳に追加

トランシーバＩＣ１ａは、クロックＣ１に基づいて動作する。 - 特許庁

To provide an IC card reader/writer which can access an IC card at the optimum speed, without resetting the clock supply sequential position of the IC card having a prescribed clock.例文帳に追加

所定のクロックを有するＩＣカードのクロック供給順序を再設定せずに最適速度でＩＣカードにアクセスできるＩＣカードリーダライタを得る。 - 特許庁

DEVICE AND METHOD FOR CORRECTING TIME OF CLOCK IC例文帳に追加

時計ＩＣの時刻補正装置及び時計ＩＣの時刻補正方法 - 特許庁

CLOCK DATA RECOVERY IC AND ITS JITTER TRANSMISSION BAND ADJUSTMENT METHOD例文帳に追加

クロック・データリカバリＩＣおよびそのジッタ伝達帯域調整方法 - 特許庁

This time recorder 1 is configured of a clock and an RF reader/ writer 3, and a non-contact IC card 10 is used as a time card, and time data are written in the non-contact IC card.例文帳に追加

時計とRFリーダ／ライタ3によりタイムレコーダ1を構成し、タイムカードとして非接触型ICカード10を用いて非接触型ICカードへ時刻データを書込む。 - 特許庁

At the time of communication with an IC card, a clock switching part 2 outputs the clock, which is generated by a clock generation part 3, to a clock terminal as the clock to be used for data transmission/ reception and selects it as the clock to be used for data transmission/reception in a data latch part 4.例文帳に追加

クロック切り替え部２は、ICカードと通信を行う場合には、データの送受に用いるクロックとしてクロック発生部３が生成するクロックを、クロック端子に出力すると共に、データラッチ部４におけるデータの送受に使用するかクロックとして選択する。 - 特許庁

To prevent a clock and data supplied to a driver IC from deviating in timing.例文帳に追加

ドライバＩＣに供給されるクロック、データのタイミングずれを防止する。 - 特許庁

A system controller IC 1 transfers data to an IC 2 in periods of a Hi pulse of a clock 56 through an external bus line 51 and to an IC 3 in Lo pulse periods of the clock 56.例文帳に追加

システムコントローラＩＣ１から外部データバスライン５１を介して、クロック５６のＨｉパルスの期間にＩＣ２へのデータを、クロック５６のＬｏパルス期間にＩＣ３へのデータを転送する。 - 特許庁

The IC having a terminal which inputs two kinds of clock triggers is used.例文帳に追加

２種類のクロックトリガを入力する端子を有するＩＣを使用する。 - 特許庁

To reduce higher harmonic components of a clock signal radiated from a clock signal line of a radio apparatus constituted to feed an IC with the clock signal over the clock signal line from another IC containing a clock generator, thereby solving the characteristics deterioration of the radio apparatus.例文帳に追加

クロック発生回路を内蔵したＩＣからクロック信号ラインを介して他のＩＣにクロック信号を供給する構成の無線機器において、クロック信号ラインから輻射されるクロック信号の高調波成分を低減させて、無線機器の特性劣化を解消する。 - 特許庁

A data transmitting circuit 34 transmits data to the IC 32 synchronously with the clock signal.例文帳に追加

データ送信街路３４は、クロック信号に同期して、データをＩＣ３２に送信する。 - 特許庁

When IC card processing is shifted into a first sort IC card which is active for a first clock into a second sort IC card which is active for a second clock, sensing order parameters can be automatically changed into the second sort IC card in accordance with the number of accessed first sort IC cards.例文帳に追加

例えば第一クロックで動作する第一種ＩＣカードから第二クロックで動作する第二種ＩＣカードへＩＣカード処理を移行する場合に、第一種ＩＣカードのアクセス枚数に従って検出順序パラメータを自動的に第二種ＩＣカードに変更することができる。 - 特許庁

To an IC card LSI21 there are supplied two clocks of a clock acquired from electromagnetic waves received in an antenna 22 and radiated by an external reader/writer 2 and of a clock in synchronism with an operation clock of the CPU 11.例文帳に追加

ICカード用LSI２１には、アンテナ２２において受信された外部リーダ／ライタ２が輻射する電磁波から取得されたクロックと、CPU１１の動作クロックと同期のとれたクロックの２つのクロックが供給されている。 - 特許庁

A clock generating part 4 for generating clock signals is connected to the watch dog timer IC 2 through a tri-state output buffer 5.例文帳に追加

ウォッチドッグタイマＩＣ２にはクロック信号を発生するクロック発生部４がトライステート出力バッファ５を介して接続されている。 - 特許庁

Operation timing of the IC card reader is controlled by the clock signal of 50 MHz.例文帳に追加

ＩＣカード読み取り装置の動作タイミングを５０ＭＨｚのクロック信号で制御する。 - 特許庁

PRINTED WIRING BOARD FOR TIME CLOCK IC AND MANUFACTURING METHOD THEREOF例文帳に追加

時計ＩＣ用印刷配線基板及び時計ＩＣ用印刷配線基板の製造方法 - 特許庁

METHOD OF GENERATING CLOCK PULSE DELAYS OF IC TESTER AND CIRCUIT FOR EXECUTING THE SAME例文帳に追加

ＩＣ試験装置のクロックパルス遅延発生方法およびこの方法を実施する回路 - 特許庁

METHOD AND CIRCUIT FOR CONTROLLING CLOCK, AND IC CARD READER AND/OR WRITER例文帳に追加

クロック制御方法及びクロック制御回路並びにＩＣカードリード及び／又はライト装置 - 特許庁

A clock IC 12 measures a time continuously irrespective of the start or stop of the microcomputer 14.例文帳に追加

時計ＩＣ１２は、マイコン１４の作動／停止に関わらず継続的に時間を計測する。 - 特許庁

To prevent a clock, data, and a start pulse which are supplied to a driver IC from deviating in timing.例文帳に追加

ドライバＩＣに供給されるクロック、データ及びスタートパルスのタイミングずれを防止する。 - 特許庁

To make development of a driving IC unnecessary for every number of pixels of a liquid crystal display apparatus, by selecting a range of the number of pixels and the clock frequency corresponding to any number of pixels and transmitting image signals to a driving IC.例文帳に追加

任意の画素数に対応させて画素数の範囲及びクロック周波数を選択して映像信号を駆動ICに伝送して、液晶表示装置の画素数ごとに駆動ICの開発を不要とする。 - 特許庁

Further, a clock MDC propagation which complies with the standard of the MDIO interface and is carried out between the host controller IC 40 and the transceiver IC 1 and a clock SCL propagation of the standard of the I^2C which is carried out between the transceiver IC 1 and the peripheral IC 2 are all performed on the clock bus 3b.例文帳に追加

またホストコントローラＩＣ４０とトランシーバＩＣ１との間で為されるＭＤＩＯインタフェースの規格に則ったクロックＭＤＣの伝搬と、トランシーバＩＣ１と周辺ＩＣ２との間で為されるＩ^２Ｃの規格に則ったクロックＳＣＬの伝搬とのいずれもが、クロック用バス３ｂ上で行われる。 - 特許庁

For this reason, reconfiguring of the clock supply sequential setting is not required, after the IC card processing has shifted into the first sort IC card into the second sort IC card.例文帳に追加

このため、第一種ＩＣカードからＩＣカード処理を第二種ＩＣカードに移行した後で、クロックの供給順序設定を変更する事態が生じない。 - 特許庁

To realize a clock generator which realizes a low jitter while keeping a clock duty ratio and an IC tester using the same.例文帳に追加

クロックのデューティ比を維持しつつ、低ジッタを実現するクロック発生装置及びこれを用いたＩＣテスタを実現することを目的にする。 - 特許庁

When the IC chip 46 is supplied with clock pulses across the clock line 53 while receiving the supply of a power source VCC across the power source line 51, the IC chip 46 outputs the mounting pulses synchronized with the clock pulses to the mounting line 55.例文帳に追加

ＩＣチップ４６は、電源ライン５１を介して電源ＶＣＣの供給を受けている間に、クロックライン５３を介してクロックパルスが供給されると、クロックパルスに同期した装着パルスを装着ライン５５に出力する。 - 特許庁

In a production device for the IC card, a limit value of a supply clock is measured to the IC card at the head of the same lot, and the first and the second and succeeding IC cards are produced by use of a clock frequency thereof.例文帳に追加

この発明は、ＩＣカードの製造装置において、同一ロットの先頭のＩＣカードに対して、供給クロックの限界値を測定し、このクロック周波数を用いて、１枚目及び２枚目以降のＩＣカードを製造するものである。 - 特許庁

The clock C1 generated by the clock generator circuit 2 is divided by the frequency divider circuit 3 to the frequency of about several tens megahertz and is supplied to the peripheral IC 4 as the clock C2.例文帳に追加

また、クロック発生回路２で発生したクロックＣ１は、分周回路３によって数十ＭＨｚ程度に分周されて、クロックＣ２として周辺ＩＣ４に供給される。 - 特許庁

To realize a clock generator capable of easily outputting a clock of low jitter using a simple configuration and an IC tester which uses it.例文帳に追加

簡単な構成で、容易に低ジッタのクロックが出力できるクロック発生装置及びこれを用いたＩＣテスタを実現することを目的にする。 - 特許庁

In the IC 32, the reception of data is performed by a data receiving circuit 37 synchronously with the clock signal to be received by a clock receiving circuit 36.例文帳に追加

ＩＣ３２では、クロック受信回路３６が受信するクロック信号に同期して、データ受信回路３７によるデータの受信が行われる。 - 特許庁

As a result, the number of clock buffer stages from a clock generating circuit to a sequence circuit in the semiconductor IC is reduced, and thereby there is less effects due to errors caused by the variations in processes, etc., and clock skewing of the semiconductor IC can be suppressed.例文帳に追加

したがって、半導体集積回路内においてクロック発生回路から順序回路までのクロックバッファ段数が少なくなり、プロセスばらつき等による誤差の影響が小さくなり、半導体集積回路のクロックスキューを抑制できる。 - 特許庁

A chip capacitor 60 is connected at one end to the ground (GND) and at the other end to a clock signal line 50, for feeding a clock signal to a clock input terminal 21 of a BB-IC (base band processing integrated circuit) 20 from a clock output terminal 13 of an RF-IC (radio circuit integrated circuit) 10 containing a clock generator circuit 11.例文帳に追加

クロック発生回路１１を内蔵したＲＦ−ＩＣ（無線回路部集積回路）１０のクロック出力端子１３からＢＢ−ＩＣ（ベースバンド処理集積回路）２０のクロック入力端子２１へクロック信号を供給するクロック信号ライン５０にチップコンデンサ６０の一端を接続し、チップコンデンサ６０の他端をグランド（ＧＮＤ）に接続する。 - 特許庁

An IC 31 including a microcomputer in electronic control equipment 21 is provided with a clock generating circuit 33 for generating a clock signal of a random cycle.例文帳に追加

電子制御機器２１内のマイクロコンピュータ等を含むＩＣ３１内には、ランダムな周期のクロック信号を発生するクロック発生回路３３が含まれる。 - 特許庁

A system clock signal 1c is inputted from the generator 18 to the IC 12 to be tested, and a clock signal A14 is inputted to the generator 11.例文帳に追加

システムクロック発生器１８から被試験ＩＣ１２にシステムクロック信号１ｃが入力され、パターン発生器１１にクロック信号Ａ１４が入力される。 - 特許庁

A clock generator circuit 2 such as a ring oscillator and a frequency divider circuit 3 connected to the clock generation circuit 2 are formed in the transceiver IC 1a.例文帳に追加

トランシーバＩＣ１ａ内には、リングオシレータ等のクロック発生回路２と、クロック発生回路２に接続された分周回路３とが作り込まれている。 - 特許庁

The frequency of the reference clock is corrected by the driver IC 2 on the basis of the transmitted correction value.例文帳に追加

そして、送信されてきた補正値に基づいて、ドライバーＩＣ２にて基準クロックの周波数を補正する。 - 特許庁

An oscillation circuit 232 which oscillates at 50 MHz is incorporated in the IC card 2 and operation timing of the IC card 2 is controlled by a clock signal of 50 MHz.例文帳に追加

ＩＣカード２に５０ＭＨｚで発振する発振回路２３２を内蔵し、ＩＣカード２の動作タイミングを５０ＭＨｚのクロック信号で制御する。 - 特許庁

The supply of the clock signal to the IC card is stopped to avoid transmission of new data from the IC card (7) to the receive data register (301).例文帳に追加

上記ＩＣカードへのクロック信号の供給を停止することで、新たなデータがＩＣカード（７）からレシーブデータレジスタ（３０１）に伝達されるのを回避する。 - 特許庁

In the microcomputer for the IC card provided with the clock monitoring circuit, the clock monitoring circuit 207 is provided with a function of carrying out detection in rising and falling of a clock, that is, twice in one cycle.例文帳に追加

クロック監視回路を備えたＩＣカード用マイクロコンピュータにおいて、クロック監視回路（２０７）に、クロックの立ち上がりと立ち下がりつまり１サイクルに２回検出を行なうような機能を持たせるようにした。 - 特許庁

A flip clock IC 267, when receiving the output signal of the counter IC 256, alternately outputs H and L to the Enable terminal of a counter IC 260 to every clock from an oscillation section 210, and gives a pulse rising prescribed time (T_2) later and rising prescribed time (T_3) later, and makes the NOR gate IC 261 output that.例文帳に追加

フリップフロップＩＣ２６７は、カウンタＩＣ２５６の出力信号を受けると、発振部２１０からのクロックごとにカウンタＩＣ２６０のＥｎａｂｌｅ端子に交互にＨ，Ｌを出力し、所定時間（Ｔ２）遅れて立ち上がり、更に所定時間（Ｔ３）後に立ち下がるパルスを与え、これをＮＯＲゲートＩＣ２６１に出力させる。 - 特許庁

A clock signal to be supplied to a receipt IC 20 is delayed by a programmable delay line 41 for regulating operation timing in transfer of serial data from a transmission IC 10 to the receipt IC 20.例文帳に追加

送信ＩＣ１０から受信ＩＣ２０にシリアルデータを転送する際の動作タイミングを調整するために、受信ＩＣ２０に供給するクロック信号をプログマブルディレイライン４１によって遅延させる。 - 特許庁

Since the write and read address data W-ADR and R-ADR from an address generating part G-IC can be outputted on a clock of a low frequency, it is possible to generate each address data by a clock of a low frequency.例文帳に追加

アドレス生成部G-ICからの書込みおよび読出しアドレスデータW-ADR,R-ADRを低い周波数のクロックにのせて出力することができるので、各アドレスデータの生成を低い周波数のクロックで処理することが可能となる。 - 特許庁

To provide a clock generating circuit provided with timing adjustment circuit that can integrate a logic IC (LSI) or the like.例文帳に追加

論理ＩＣ（ＬＳＩ）などの組み込みが可能なタイミング調整機能を備えたクロック発生回路を提供する。 - 特許庁

To provide a memory module which can easily measure the waveform of a clock signal inputted to respective IC.例文帳に追加

各ＩＣに入力されるクロック信号等の波形測定を容易に行うことができるメモリモジュールを得る。 - 特許庁

This reader-writer 1 is provided with a card detection sensor 2 for detecting the presence/absence of an IC card C, a clock transmission circuit 3 for transmitting a clock to the IC card C and a control part 4 for controlling the clock transmission circuit 3 based on detection output from the card detection sensor 2.例文帳に追加

本ＩＣカードリーダライタ１は、ＩＣカードＣの有無を検出するカード検出センサ２と、ＩＣカードＣへのクロックの送信を行うクロック送信回路３と、カード検出センサ２からの検出出力に基づいてクロック送信回路３を制御する制御部４とを備えている。 - 特許庁