「clock method」に関連した英語例文の一覧と使い方(21ページ目)

クロックタイミング調整方法では、複数のクロックドメインの各レイテンシを抽出し、抽出した各レイテンシに基づいて、クロック生成部で生成される複数のクロックの内、各クロックドメインに供給するクロックの位相を決定し、決定されたクロックでは調整できない、複数のクロックドメインのレイテンシ差を調整するためのクロックバッファの数を決定する。 - 特許庁

例文

The method for reducing the electromagnetic interference includes steps of providing a first pair of clock signals including a first positive clock signal and a first negative clock signal having a phase difference of about 180 degrees to the first positive clock signal, and providing a second pair of clock signals including a second positive clock signal and a second negative clock signal having a phase difference of about 180 degrees to the second positive clock signal.例文帳に追加

電磁妨害を低める方法は、第一正クロック信号と、第一正クロック信号とほぼ１８０度の位相差を有する第一負クロック信号を含む第一対のクロック信号を提供し、第二正クロック信号と、第二正クロック信号とほぼ１８０度の位相差を有する第二負クロック信号を含む第二対のクロック信号を提供するなどのステップを含む。 - 特許庁

To obtain a clock signal reproducing unit that restrains interference due to multipath and has satisfactory pull-in performance of a clock signal, and to obtain a receiver and a method of reproducing a clock signal.例文帳に追加

マルチパスによる妨害の影響を抑え、クロック信号の引き込み性能が良好なクロック信号再生装置及び受信装置並びにクロック信号再生方法を得る。 - 特許庁

To provide a clock switching device and clock switching method capable of automatically switching to a clock distribution system for backup without interrupting processing of a device.例文帳に追加

装置の処理を中断することなく自動的にバックアップ用のクロック分配系に切り替えることのできる、クロック切り替え装置及びクロック切り替え方法を提供する。 - 特許庁

To provide a semiconductor device reducing a clock skew by a hierarchical divided CTS design for easily adjusting the clock skew and a clock skew adjusting method.例文帳に追加

階層化した分割ＣＴＳ設計でクロックスキューを低減し、クロックスキュー調整を容易に実現する半導体装置及びクロックスキュー調整方法を提供する。 - 特許庁

例文

METHOD FOR REDUCING CLOCK SIGNAL AND DATA TIME SKEW IN CLOCK SIGNAL AND DATA SEPARATION TYPE SERIAL DATA COMMUNICATION SYSTEM COMPOSED OF MULTIDROP SYSTEM AND MAKING CLOCK SIGNAL TRANSMISSION LINE SINGLE LINE例文帳に追加

マルチドロップ方式で構成されたクロック信号・データ分離型シリアルデータ通信方式におけるクロック信号・データタイムスキューの低減方法とクロック信号伝送線の単線化 - 特許庁

例文

There are further included a clock loss sense circuit and method that utilizes counters and reset signals to compare primary clock and secondary clock signals.例文帳に追加

別の局面では、実施形態は、クロックロスセンス回路と、カウンタおよびリセット信号を用いて１次クロック信号および２次クロック信号を比較する方法とを提供する。 - 特許庁

To provide a clock adjustment circuit and a clock adjusting method capable of suppressing the jitters in a communication terminal side, etc., and continuing communication even when the adjustment width of the clock becomes large for synchronizing the gateway device, etc.例文帳に追加

ゲートウェイ装置等の同期用クロックの調整幅が大きくなる場合でも、通信端末側等においてジッタの発生を抑えると共に通信を継続させること。 - 特許庁

PIEZOELECTRIC ACTUATOR, DERIVE CONTROL CIRCUIT FOR PIEZOELECTRIC ACTUATOR, CLOCK, PORTABLE DEVICE, METHOD FOR CONTROLLING PIEZOELECTRIC ACTUATOR DRIVE CIRCUIT, METHOD FOR CONTROLLING CLOCK, AND METHOD FOR CONTROLLING THE PORTABLE DEVICE例文帳に追加

圧電アクチュエータ、圧電アクチュエータの駆動制御回路、時計、携帯機器、圧電アクチュエータ駆動回路の制御方法、時計の制御方法および携帯機器の制御方法 - 特許庁

The method of generating the calibrated clock includes a step of receiving a free-running fast clock, a step of receiving a free-running slow clock, a step of modifying the free-running slow clock, to provide a calibrated slow clock, having a specified frequency relation to the fast clock, and a step of providing a phase-compensation signal which represents phase error in the calibrated slow clock.例文帳に追加

較正クロックを生成する方法として、自走式高速クロックを受け取るステップと、自走式低速クロックを受け取るステップと、自走式低速クロックを修正して、高速クロックと指定の周波数関係を有する、較正低速クロックを提供するステップと、較正低速クロック中の位相誤差を表す、位相補償信号を提供するステップとを含む。 - 特許庁

To suppress electromagnetic wave noise to solve an EMI problem, in a clock signal supply method, a clock signal supply device using the clock signal supply method, and am image forming apparatus having the clock signal supply device.例文帳に追加