「clock method」に関連した英語例文の一覧と使い方(45ページ目) - Weblio英語例文検索

To provide an operating device for recording medium which combines adaptability to a wide range of transfer rate and high compensation accuracy with the use of a delay line having comparatively few number of stages and is advantageous from the viewpoint of power consumption and noise production and to provide a device and a method for genarating a clock signal.例文帳に追加

比較的少ない段数のディレイラインにて，広範囲な転送レートへの対応と高い補正精度とを両立でき，消費電力や発生ノイズの点でも有利な記録媒体操作装置および記録媒体操作のためのクロック信号生成装置およびそれらの方法を提供すること。 - 特許庁

The method for the integrated circuit 200 to execute the read operation and the write operation concurrently with the invention includes the cache memory blocks to separate the read operation and the write operation into the memory blocks and the cache memory blocks and execute them concurrently within one cycle of a clock signal.例文帳に追加

本発明による集積回路２００の読み取り動作と書き込み動作とを同時に実行する方法はキャッシュメモリブロックを具備してクロック信号の１周期内で読み取り動作及び書き込み動作がメモリブロックとキャッシュメモリブロックとに分けられて同時に実行される。 - 特許庁

In a method of determining the optimal sampling delay for a sampling clock (42), with respect to a synchronization signal corresponding to the video signal in a video frame grabber, a gray score is the numerical value of an intermediate gray level for the low and high gray level values in a digital image signal for phase setting.例文帳に追加

ビデオフレームグラバーにおいて、ビデオ信号に対応する同期信号に関して標本クロック（４２）の最適標本遅延を決定する方法であって、該グレースコアが、位相設定のためのデジタル画像信号における低及び高グレーレベル値の数に対する中間のグレーレベル値の数である。 - 特許庁

To suppress the cost increase of an integrated circuit due to increases in power consumption and circuit scale by adopting a method other than enhancing the clock of a servo filter computing circuit (DSP) or improving the capacity of the circuit for raising the capacity of a digital servo when the servo performs positioning control.例文帳に追加

ディジタルサーボによる位置決め制御において、サーボの能力を上げるためには、サーボフィルタ演算回路（ＤＳＰ）のクロックアップ、または演算回路の能力向上を行う必要があるが、消費電力の増大、回路規模増加による集積回路のコストアップが発生する。 - 特許庁

To provide a PIAFS(PHS Internet Access Forum Standard) protocol monitor unit and a PIAFS protocol monitor method that can extract a PIAFS frame by using PCM data for PIAFS data communication and a synchronizing clock and provide an environment of monitoring PIAFS communication data up to the PIAFS version 2.1.例文帳に追加

本発明は、ＰＩＡＦＳデータ通信を行うＰＣＭデータと同期クロックとだけでＰＩＡＦＳフレームを抽出することができ、ＰＩＡＦＳ２．１版までのＰＩＡＦＳ通信データをモニタする環境を提供できるＰＩＡＦＳプロトコルモニタ装置およびＰＩＡＦＳプロトコルモニタ方法を提供する。 - 特許庁

In particular embodiments, this method includes: accessing an original data stream from a sensor; associating a time stamp with each of the samples in the data stream based on a system clock; and recording the original data stream together with the associated time stamps.例文帳に追加

特定の実施の形態では、本発明の方法は、センサからのオリジナルのデータストリームにアクセスすること、システムクロックに基づいて、データストリームにおけるサンプルのそれぞれをタイムスタンプと関連付けすること、及び関連付けされたタイムスタンプと共に、オリジナルのデータストリームを記録することを含む。 - 特許庁

The optical disc recording method and its device records clock stabilizing signals in some of the unit blocks neighboring the discontinued recording positions of the signal tracks of an optical disc that has auxiliary signals preformatted in the different region from the signal tracks to divide the signal tracks into unit blocks.例文帳に追加

光ディスク記録方法及びその装置は、信号トラックを単位ブロックに区分する補助信号が信号トラックとは別途の領域にプリフォーマットされた光ディスクの信号トラックの不連続記録位置に隣接した単位ブロックの一部分にクロック安定化情報を記録する。 - 特許庁

To provide a frame signal processing method and a frame signal processor which enable an idle column to be formed in an inter-frame gap where the idle column is absent without changing the frequency of clock signals in the case of increasing the parallel number of parallel signals.例文帳に追加

本発明は並列信号のパラレル数を増やした場合にクロック信号の周波数を変更することなくアイドルカラムの存在しないインターフレームギャップにアイドルカラムを形成することが可能なフレーム信号処理方法及びフレーム信号処理装置を提供することを目的とする。 - 特許庁

A method for designing a semiconductor integrated circuit comprises a step (A) of reading RTL data 21 showing an RTL description of the circuit; and a step (B) of performing logical combination of the RTL description while disposing a gating cell GC to perform clock gating.例文帳に追加

本発明に係る半導体集積回路の設計方法は、（Ａ）半導体集積回路のＲＴＬ記述を示すＲＴＬデータ２１を読み込むステップと、（Ｂ）クロックゲーティングを行うゲーティングセルＧＣを設けながら、上記ＲＴＬ記述の論理合成を行うステップと、を有する。 - 特許庁

To provide a device and a method capable of satisfying need for enhanced capability for handling a frequency signal for any of a plurality of clock signal sources, and of satisfying additional need for enhanced capability for handling a plurality of processor components.例文帳に追加

複数のクロック信号ソースのいずれからの周波数信号も扱うための増大された能力に対する必要性を満たし、複数のプロセッサ構成要素を扱うための増大された能力に対するさらなる必要性も満たす装置および方法を提供すること。 - 特許庁

To provide a serial data transfer method allowing various control without any addition of a signal line or a control signal for serial data transfer using three signal lines for transferring a data signal, a clock signal, and a strobe signal, for example, and to provide an electronic apparatus and a recording medium.例文帳に追加

例えば、データ信号とクロック信号とストローブ信号転送用の３本の信号線を用いたシリアルデータ転送に、信号線や制御信号の追加をすることなく、種々の制御を可能にするシリアルデータ転送方法、電子機器、及び記録装置を提供することである。 - 特許庁

To provide a DLL (Delay Locked Loop) circuit which carries out efficient update by relaxing update conditions and controls the internal clock phase more accurately even if the resultant value of comparative phase detection varies irregularly, to provide an update controller for the DLL circuit, and to provide an update method for the DLL circuit.例文帳に追加

本発明は、アップデート条件を緩和させて効率的なアップデートを行い、位相比較感知結果値が不規則に変化しても内部クロックの位相をより正確に制御することができるＤＬＬ回路、ＤＬＬ回路のアップデート制御装置、及びＤＬＬ回路のアップデート方法を提供する。 - 特許庁

To provide an image processing apparatus and an image processing method for remarkably reducing a maximum peak strength of a synchronous electromagnetic wave generated from a transmission medium caused by a clock signal and image data transfer and minimizing the effect of a simultaneous electromagnetic wave on the image processing.例文帳に追加

クロック信号および画像データ転送によって伝送媒体から発生する同期電磁波の最大ピーク強度を大幅に低減し、かつ、同時電磁波の画像処理に及ぼす影響を最小限とする、画像処理装置および画像処理方法を提供すること。 - 特許庁

To provide a calibration processing control device and a calibration processing control method for achieving calibration processing which is suitable for a practical use by setting the phase range of a clock available for the sampling of reception data adaptively to the situation or transmission conditions of a processing line or the like.例文帳に追加

処理ラインの状況や伝送条件等に適合させて受信データのサンプリングに使用可能なクロックの位相範囲を設定可能として、実用に適したキャリブレーション処理を実現することができるようにしたキャリブレーション処理制御装置及びキャリブレーション処理制御方法を提供する。 - 特許庁

To provide a semiconductor integrated circuit, a semiconductor integrated circuit design method and a semiconductor integrated circuit design program capable of reducing the number of test patterns with respect to a semiconductor integrated circuit including an internal clock domain having data path dependency operated in the same frequency.例文帳に追加

同一の周波数で動作するデータパス依存関係を有する内部クロックドメインを含む半導体集積回路に対して、テストパターン数を削減することができる半導体集積回路、半導体集積回路設計方法及び半導体集積回路設計プログラムを提供すること - 特許庁

To provide a fast operating data transmitting/receiving device and method for semiconductor systems permitting, even during data transmission or reception, sampling of all data within the effective window thereof by tracking an internal clock with a stroboscopic signal, thereby enabling the reliability of data transmission to be enhanced.例文帳に追加

データの送受信中でも内部クロックをストロボ信号によりトラッキングしてすべてのデータをその有効ウィンドウの範囲内でサンプリングすることができ、よって、データ伝達の信頼性を高めることが可能な、高速で動作する半導体システムのデータ送受信装置および方法を提供すること。 - 特許庁

To provide an audio signal transmission unit which is capable of rightly transmitting audio signals even if the preamble timing of a connected opponent unit is synchronous with either the rise or fall of a word clock in a system of transmitting digital audio data by the use of a biphase mark modulation method.例文帳に追加

バイフェーズマーク変調手段を用いてデジタルオーディオデータを伝送するシステムにおいて、接続する相手装置のプリアンブルタイミングがワードクロックの立ち上り・立下りのどちらに同期したタイミングで動作していても、オーディオ信号を正しく伝送することができる装置を提供すること。 - 特許庁

To provide a method for easily measuring frequency distribution of jitters of digital data signals transmitted by serial communication, without requiring a clock signal for specifying a reference time, and forming system configuration for the measurement to be low in cost and high in versatility.例文帳に追加

シリアル通信により伝送されるデジタルデータ信号のジッタの度数分布を、基準時刻を規定するクロック信号を必要とすることなく手軽に計測することができ、その計測のためのシステム構成を安価で汎用性の高いものとすることができる方法を提供する。 - 特許庁

To provide an image forming apparatus which can maintain a time conformity and consistency of hysteresis information even when a date of an incorporated clock that provides date information added to the hysteresis information is changed, and to provide control method and control program thereof.例文帳に追加

履歴情報に付加される日時情報を提供する内蔵時計の日時が変更された場合であっても、履歴情報の時間的な整合性および一貫性を維持することができる画像形成装置ならびにその制御方法および制御プログラムを提供する。 - 特許庁

To provide a processing system capable of transmitting data at a further high speed through a bus between a peripheral device and a processor without reducing the clock frequency of the according to the peripheral device having a low-speed storage device, and an access control circuit and method therefor to the storage device.例文帳に追加

低速な記憶装置を有する周辺装置に合わせてバスのクロック周波数を低下させることなく、周辺装置と処理装置とがバスを介してより高速にデータを伝送できる処理システム、および記憶装置に対するアクセス制御回路とその方法を提供する。 - 特許庁

In a method for dividing the semiconductor integrated circuit device (corresponding to S1 and S2) into a plurality of groups and testing them simultaneously, in at least one group, the semiconductor integrated circuit device is made to operate by a clock signal (corresponding to CLK1 and CLK2) of a frequency that differs from those of the other groups.例文帳に追加

半導体集積回路装置（Ｓ１とＳ２に対応）を複数のグループに分けて同時に試験する方法であって、少なくとも１つのグループにおいて、他のグループとは異なる周波数のクロック信号（ＣＬＫ１とＣＬＫ２に対応）で半導体集積回路装置を動作させる。 - 特許庁

To provide an information processing program with which a photographing date and time can be corrected in accordance with the advance/delay of a clock of a terminal device and photographing date and time of an image file that has been already stored can be corrected and to provide a storage medium, an information processing apparatus, and an information processing method.例文帳に追加

端末装置の時計の進み／遅れに対応して撮影日時を修正することができ、また既に保存されている画像ファイルに対しても撮影日時を修正することができる情報処理プログラム、記憶媒体、情報処理装置、情報処理方法を提供する。 - 特許庁

Based on the outputs of the photographing position detector 13 and the clock 14, an MPU (Main CPU) 11 changes the sorting method at sorting and showing pictures on a display 21 according to the time information, the photographing position information and the number of taken pictures.例文帳に追加

そして、上記撮影位置検出部１３と時計部１４の出力に基づき、ＭＰＵ１１にて上記時間情報及び撮影位置の情報及び撮影した写真の枚数に従って表示部２１に写真を分類表示する時の分類方法が変更可能になる。 - 特許庁

Concerning the method for reducing the power consumption of radio equipment, in order to provide a radio communication function, on the basis of a read signal SRD for instructing the read of data outputted from a CPU 1 for controlling respective parts of the radio equipment, the frequency of a clock CK supplied to the CPU 1 is controlled.例文帳に追加

開示される無線機器の消費電力低減方法は、無線通信機能を実現するために、無線機器の各部を制御するＣＰＵ１から出力されるデータの読み出しを指示するリード信号Ｓ_ＲＤに基づいて、ＣＰＵ１に供給されるクロックＣＫの周波数を制御する。 - 特許庁

To provide an inexpensive semiconductor testing device which saves a test pattern storage memory by generating a fast clock while generating a test pattern in slow test cycles and is further slow and small in the storage capacity of a test pattern storage circuit, and a semiconductor testing method using the device.例文帳に追加

低速なテスト周期でテストパターンを作成しながら高速なクロックを発生させることでテストパターン格納メモリの節約を実現し、さらに低速かつテストパターン記憶回路の記憶容量が少ない安価な半導体試験装置及びその装置を用いた半導体試験方法を提供する。 - 特許庁

To make it possible to reduce a clock frequency compared with the one in a normal pulse width driving when a pulse width modulation system and a bias voltage application system are used together as an electron discharge element driving method, and also to make it possible to match the number of gradations necessary for a system to the number of quantized bits.例文帳に追加

電子放出素子の駆動方法をパルス幅変調方式とバイアス電圧印加方式との併用とした際、クロック周波数を通常のパルス幅駆動に比べて減らすことが可能となり、また、システムの必要階調数、量子化ビット数に合わせることを可能とする。 - 特許庁

The method for predicting biorhythm of an individual to be tested includes measuring amounts of expression of two clock genes having different phases of circadian cycle of change in the amount of expression with regard to biological samples collected from an individual to be tested three times within 24 hours and predicting the biorhythm of the individual to be tested on the basis of obtained data of time series amount of expression.例文帳に追加

被検個体から24時間以内に3回採取した生体試料について、発現量変化の概日周期の位相が異なる2つの時計遺伝子の発現量を測定し、得られた時系列発現量データに基づいて、被検個体の生体リズムを予測する方法を提供する。 - 特許庁

To solve the problems that a signal transmitted from an interrogator to a responder becomes a data string of a complicated configuration that simultaneously includes both data and clock components if an operation of the responder becomes complicated, and that a controlling method also becomes complicated if the control circuit of the interrogator becomes complicated.例文帳に追加

応答器の動作が複雑になると質問器から応答器に対して送信する信号がデータとクロックの両方の成分を同時に含む複雑な構成のデータ列になり、質問器の制御回路が幅雑になると同時に制御方法もまた複雑になる問題ある。 - 特許庁

To provide a method and apparatus for minimizing information to be transmitted between cryptographic systems by allowing a transmitting cryptographic system to transfer partial real time clock (RTC) information P_A and a receiving cryptographic system to restore entire RTC information T_A and a right NONCE value N therefrom.例文帳に追加

送信暗号システムにおいて受信暗号システムが伝送されたＲＴＣ部分情報Ｐ_Ａから全体情報Ｔ_Ａと正しいノンス値Ｎを復旧できるようにすることによって、暗号システム間の伝送情報を最小化する方法及び装置を提供する。 - 特許庁

To provide a portable telephone set in which clock/calendar information can be displayed on a displaying part even when a communication function can not be used by turning off the power source of only a radio part when a user turns off the owe source, and a technique about its power source control method.例文帳に追加

使用者による電源ＯＦＦの操作に対して、無線部のみ電源をＯＦＦすることにより、通信機能が利用できない場合でも表示部に時計・カレンダー情報を表示させることができる携帯電話機及びその電源制御方法に関する技術を提供する点にある。 - 特許庁

To provide a serial data communication method by which transmission efficiency is enhanced in spite of an inexpensive system by feeding a clock signal from a master part so as to receive data by a synchronous communication system in the case that data feeding from slave parts are started asynchronously with the master part operation.例文帳に追加

スレーブ部からのデータの開始が、マスター部の動作とは非同期で始まるシステムにおいて、クロック信号をマスター部側から供給することで同期式通信によりデータを受信することにより、伝送効率を上げて安価なシステム構築を可能とする、シリアルデータ通信方法を提供する。 - 特許庁

To provide a packet transmitter-receiver capable of preventing overflow and underrun of transmission data without losing interchangeability with a general packet communication method even in the case that a communication partner does not include means for solving a deviation in a clock frequency between transmission side and reception side.例文帳に追加

一般的なパケット通信方法との互換性を失うことなく、通信相手が送信側と受信側とのクロック周波数の偏差を解決する手段を備えていなくても、送信データのオーバーフローやアンダーランを防ぐことができるパケット送受信装置を提供する - 特許庁

A method for controlling the semiconductor processing apparatus including: a controller; and at least one device to be controlled by the controller, which includes an interface for communicating with the device, the interface including an internal clock for measuring a time interval for communication.例文帳に追加

制御器、及び該制御器により制御される少なくともひとつのデバイスを含む半導体処理装置であって、該制御器は該デバイスと通信するためのインターフェイスを備え、該インターフェイスは通信用の時間インターバルを測定するための内部クロックを有するところの装置を制御する方法が与えられる。 - 特許庁

This power saving control method in the incorporated system defines hardware resources to be used in each application belonging to the incorporated system, defines weighted values to be a reference value of a clock frequency required to operate the hardware resources in each of the hardware resources, and sets a clock frequency of the incorporated system on the basis of the largest weighted value among the weighted values of the hardware resources used by the active application.例文帳に追加

本発明に係る組み込みシステムにおける省電力制御方法は、組み込みシステムの有するアプリケーション毎に使用するハードウェア資源を定義すると共に、前記ハードウェア資源の動作に必要なクロック周波数の参照値となる重み付け値を前記ハードウェア資源毎に定義し、起動中の前記アプリケーションが使用する前記ハードウェア資源の前記重み付け値のうち、もっとも大きい前記重み付け値に基づいて組み込みシステムのクロック周波数を設定するものである。 - 特許庁

To provide a liquid crystal driving device in which frequency of the shift clock of a scanning driver is reduced while displaying a black strip region that is set for displaying a wide image on a liquid crystal display panel and which has reduced size (integrated) and saved power consumption and a method for driving the device.例文帳に追加

液晶表示パネルにワイド画像の表示に伴って設定される黒帯領域を表示する場合に、走査ドライバのシフトクロックの周波数を低減し、もって、装置規模の小型化（集積化）および消費電力の低減を図ることができる液晶駆動装置およびその駆動方法を提供する。 - 特許庁

This driving method is used for the electronic device 101 having an AND (logical product) circuit 143 as a clock signal generating means, a shift register 142 as a serial parallel converting means, a D/A converter 141 as a digital analog converting means, and a comparator 140 as a comparing means.例文帳に追加

本発明の電子装置の駆動方法はクロック信号生成手段としてのＡＮＤ回路１４３と、シリアルパラレル変換手段としてのシフトレジスタ１４２と、デジタルアナログ変換手段としてのＤ／Ａコンバータ１４１と、比較手段としてのコンパレータ１４０を備える電子装置１０１の駆動方法である。 - 特許庁

This invention provides a method for employing the hitless switching circuit that takes clock, local, frame synchronization between the active system and the standby system and enabling a switching control panel to deviate a switching timing outputted between the active system and the standby system, thereby switching the active transmitter into the standby transmitter, without having to freeze video signal.例文帳に追加

本発明によるヒットレス切替回路は、現用系と予備系のクロック、ローカル、フレーム同期を取ることと、切替制御盤から現用系と予備系に出力する切替タイミングをずらすことによって、映像信号をフリーズすることなく、送信装置を現用系から予備系に切り替えるが可能となる方法を提供する。 - 特許庁

In this communication device of a crystal-less oscillator and this self-calibrated embedded virtual crystal clock output method, a reference signal is provided, by one-side communication device at both transmission and reception ends of a communication system, to the other-side communication device, and the other-side communication device generates a corresponding reference frequency based on the reference signal.例文帳に追加

無石英発振器の通信装置と自動校正する嵌入式バーチャル水晶クロック出力方法は、通信システムの送受信両端の一通信装置により、もう一つの通信装置に参考信号を提供し、通信装置は、この参考信号を元に、対応する参考周波数を生成することができる。 - 特許庁

To provide a colored silver alloy which shows a brilliant color, inhibits the sulphidization of silver, does not lose a decorative effect and is preferably used particularly in an ornament, a decoration member and components for a clock and glasses; a silver clay composition; and a method for manufacturing a sintered article of colored silver.例文帳に追加

華やかな色彩を呈し、且つ、銀の硫化を抑えて装飾効果を損なうことがない有色銀合金であって、特に装飾品や装飾部材、時計部品、メガネ部品などに好適に用いることができる有色銀合金、銀粘土組成物、及び有色銀焼結品の製造方法を提供する。 - 特許庁

To provide a digital data reproducing apparatus and a digital data reproducing method having high reliability to make possible a synchronous control between the data reproduced from a user data area and a recovered channel clock when a waveform value level after PR equalization is also set to a PR class of a value from 5 to 7.例文帳に追加

この発明は、ＰＲ等化後の波形値のレベルが５乃至７となるＰＲクラスの場合にも、ユーザデータ領域で再生されたデータとリカバリされたチャネルクロックとの同期制御を、高い信頼性をもって可能とし得るデジタルデータ再生装置及びデジタルデータ再生方法を提供することを目的としている。 - 特許庁

To provide a piezoelectric vibration reed and a manufacturing method of the piezoelectric vibration reed, as well as a piezoelectric vibrator equipped with the piezoelectric vibration reed, an oscillator, an electronic apparatus and a radio wave clock, which can manufacture the piezoelectric vibration reed without a surface defect, suppressing the influence of the surface defect in a previous process to extend over a subsequent process.例文帳に追加

前工程における表面欠陥の影響が後工程に及ぶのを抑制し、表面欠陥のない圧電振動片を製造することができる圧電振動片の製造方法及び圧電振動片、並びに圧電振動片を備えた圧電振動子、発振器、電子機器及び電波時計を提供する。 - 特許庁

The method and apparatus for determining the status of a resource 810 shared by multiple subsystems 802, 804, 806, 808 operating in mutually asynchronous clock domains apply a one-bit counter 814, 818, 822, 826 to each subsystem and synchronize the value of each such bit counter with all asynchronous clocks.例文帳に追加

相互に非同期的なクロックドメイン内で作動する多数のサブシステム（８０２，８０４，８０６，８０８）により共有される資源（８１０）の状態を決定する方法および装置は、各サブシステムに１ビットカウンタ（８１４，８１８，８２２，８２６）を適用し、このような各ビットカウンタの値を全ての非同期クロックと同期させる。 - 特許庁

To provide an identification voltage control circuit and method of a clock data reproducing circuit with an identification voltage applying function capable of optically controlling an identification position at each light receiving level, and improving error rate characteristics compared with a conventional identifying circuit to which an identification point is fixed, and preventing any floor from being generated.例文帳に追加

各受光レベルで識別位置を最適に制御することができ、識別点が固定されていた従来の識別回路に比べてエラーレート特性が改善され、フロアーを生じることがなくなる識別電圧付与機能付きクロックデータ再生回路の識別電圧制御回路と識別電圧制御方法を提案する。 - 特許庁

To provide a design method for a synchronizing circuit by which the circuit can be divided entirely at random and an EMI noise caused by a peak current is prevented from increasing because of an increased peak current at clock leading or training with an increase in the circuit scale with respect to the design of the LSI synchronizing circuit.例文帳に追加

ＬＳＩ同期回路の設計に関して、回路を全くランダムに分割でき、回路規模が増大するに従い、クロックの立上がり、または立下がり時のピーク電流が大きくなり、ピーク電流に起因するＥＭＩノイズが増大するのを防ぐことができる同期回路の設計方法を提供する。 - 特許庁

To provide a reception timing estimating circuit for radio communication equipment and a reception timing estimate method, that enable high accuracy measurement of the frequency deviation of a low speed clock signal used for generating an estimated reception timing, while suppressing increase in the power consumption, to enable high accuracy estimation of the reception timing of a radio signal.例文帳に追加

推定受信タイミング生成に用いられる低速クロック信号の周波数偏差を、消費電力の増大を抑圧しつつ高精度に測定し、無線信号の受信タイミングを精度良く推定することが可能な無線通信装置の受信タイミング推定回路及び受信タイミング推定方法を提供する。 - 特許庁