「clock method」に関連した英語例文の一覧と使い方(42ページ目) - Weblio英語例文検索

To provide an error diffusion processing apparatus capable of achieving high-speed operation processing when executing an error diffusion operation at the same clock timing on two pixels at every other pixel, the two pixels being designated as concerned pixels, respectively; and to provide an error diffusion processing method.例文帳に追加

１画素おきの２画素それぞれを注目画素とした誤差拡散演算を同じクロックで行う際に、その演算処理の高速化を図れる誤差拡散処理装置及び誤差拡散処理方法を提供する。 - 特許庁

To provide a loss signal restoration method for preventing the increase of a circuit area, preventing the increase of power consumption and facilitating the timing management of a clock, and to provide a loss signal restoration circuit.例文帳に追加

回路面積の増大を防止し、電力消費の増大を防止し、且つクロックのタイミング管理が容易な損失信号修復方法および損失信号修復回路を提供することを目的としている。 - 特許庁

To provide a method for easily manufacturing a clock gear where a plate is contained, a first circumferential gear row is provided at the circumferential part of the plate, and a second gear row is arranged at a right angle to the plate.例文帳に追加

プレート（３）を含んでおり、第１の周縁歯列（４）がプレート（３）の周縁部に備えられ、第２の歯列（５）がプレートに対して直角に配置された時計歯車（１）を簡単に製造する方法を提供する。 - 特許庁

To provide a method for efficiently diffusing a spectrum without permitting a jitter in a clock signal and reducing peaks of unnecessary radiation, and to provide a system facilitating countermeasures for an unnecessary radiation countermeasure particularly in display body system construction, and providing an equivalent effect or more by a simple circuit.例文帳に追加

クロック信号にジッタを与えることなくスペクトルを効率的に拡散させ不要放射のピークを減らす方法を提供し特に表示体システム構築において不要放射対策を容易にする。 - 特許庁

To reduce jitter caused by an asynchronous sampling transmission method for sampling and transmitting a signal at a clock higher rate than the signal speed, in a receiving circuit for a digital signal, and to provide a receiving apparatus which uses the receiving circuit.例文帳に追加

デジタル信号の受信回路及びこれを用いた受信装置において信号速度より高速なクロックで信号をサンプルして伝送する非同期サンプリング伝送方法によって生じるジッタを低減させる。 - 特許庁

To provide a phase locked loop, which can reduce a locking time of the phase locked loop and constantly has a short locking time, especially when a target value(a target frequency of an output clock) changes, and operation method of the same.例文帳に追加

位相固定ループのロッキングタイムを減らすことができる、特にターゲット値（出力クロックの目標周波数）が変化しても常に短いロッキングタイムを有する位相固定ループ及びその動作方法を提供する。 - 特許庁

To provide an integral A/D converter, an integral A/D conversion method, a solid-state image sensing device, and a camera system where performance tradeoff is small and which can improve resolution without increasing a clock frequency.例文帳に追加

性能のトレードオフが少なく、クロック周波数をあげずに分解能を向上させることが可能な積分型Ａ／Ｄ変換器、積分型Ａ／Ｄ変換方法、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

To provide a machine component which reduces stress in fitting shaft members and decreases energy necessary for rotation movement, a method of manufacturing the same, a machine component assembly and a clock.例文帳に追加

軸部材を嵌合する際に応力を緩和でき、かつ、回動運動する際に必要なエネルギーを小さくすることができる機械部品、機械部品の製造方法、機械部品組立体および時計を提供する。 - 特許庁

To provide a method for enabling a local user having a playback device with a specialized player plug-in device, to synchronize a display of song lyrics to a timer clock of hosting playback software, and to search a remote computer system.例文帳に追加

専門化されたプレーヤであるプラグイン装置をもつプレイバック装置を有するローカルユーザが歌の歌詞の表示をホストプレイバックソフトウェアのタイマクロックに同期し、リモートコンピュータシステムをサーチするのを可能にする方法を提供する。 - 特許庁

To provide a high voltage generation circuit and its method capable of increasing the efficiency of a charge pump and guaranteeing the last clock outputted from a ring oscillator in the high voltage generation circuit.例文帳に追加

本発明は、チャージポンプの効率を増大させることができて、高電圧発生回路内のリングオシレ−タから出力される最後のクロックを保証することができる高電圧発生回路及びその方法を提供すること。 - 特許庁

To provide a cellular phone terminal and its control method capable of setting optionally an interval of snooze notification at the execution time of an information means such as an alarm clock, and improving convenience of the information means.例文帳に追加

目覚まし時計手段などの報知手段の実行時にスヌーズ通知の間隔を任意に設定可能とし、報知手段の利便性を向上させることができる携帯電話端末及びその制御方法の提供。 - 特許庁

To provide a reproducing device that can have its constitution made compact while generating an accurate clock, can be used without impairing flexibility of system design, and can reproduce video and audio data without any break, and a timing control method.例文帳に追加

正確なクロックを生成しつつ、構成を小型化し、システム設計の自由度も阻害せずに利用可能で、映像・音声データを途切れずに再生可能な再生装置およびタイミング制御方法を提供すること。 - 特許庁

To provide a device for preventing picture quality deterioration or sound quality deterioration caused by a jitter from being conspicuous as much as possible in the case of using a method having a jitter generation factor as a method for obtaining a reference clock signal with a prescribed frequency necessary for digital video signal processing.例文帳に追加

デジタル映像信号処理で必要となる所定周波数の基準クロック信号を得る手法として、ジッター発生要因を有する手法を用いた場合でも、このジッターに起因する画質劣化や音質劣化を出来る限り目立たなくすることを可能とする装置を提供する。 - 特許庁

The method of recording the optical disk and the method thereof record the clock stabilization information in a part of a unit block adjacent to the recording discontinuity position on the signal track of the optical disk where the auxiliary signal of dividing the signal track into unit blocks is pre-formatted in an area other than the signal track.例文帳に追加

光ディスク記録方法及びその装置は、信号トラックを単位ブロックに区分する補助信号が信号トラックとは別途の領域にプリフォーマットされた光ディスクの信号トラックの不連続記録位置に隣接した単位ブロックの一部分にクロック安定化情報を記録する。 - 特許庁

To provide a method for cutting joined glass, in which a joined glass piece formed by dividing the joined glass is easily taken out, manufacturing efficiency is improved and manufacturing cost is reduced, a method for manufacturing a package, the package, a piezoelectric vibrator, an oscillator, electronic equipment and a radio-controlled clock.例文帳に追加

個片化された接合ガラス片を取り出し易くするとともに、製造効率の向上及び製造コストの低下を実現することができる接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計を提供する。 - 特許庁

The serial data transmission method includes steps of; dividing serial data by each prescribed bit; generating a plurality of kinds of voltages depending on the bit configuration of the divided bits; transmitting the generated voltages via a transmission line by each basic clock; and restoring serial data of the corresponding prescribed bits from the received voltage for each basic clock.例文帳に追加

シリアルデータを所定ビット毎に区切るステップと、前記区切られた所定ビットのビット構成に応じた、複数種類の電圧を発生するステップと、前記発生された電圧を、基本クロック毎に伝送路を介して送信するステップと、受信した電圧を基本クロック毎に、対応した所定ビットのシリアルデータに復元するステップと、を含むことを特徴とするシリアルデータ伝送方法。 - 特許庁

The method comprises a step of branching the optical signal into first and second optical signals, a step of widening the pulse width of the first optical signal and obtaining waveform shaped light, a step of generating a clock pulse on the basis of the second optical signal, and a step of inputting the waveform shaped light and the clock pulse to an optical AND circuit 10 and obtaining converted optical signals.例文帳に追加

本発明による方法は、光信号を第１及び第２の光信号に分岐するステップと、第１の光信号のパルス幅を拡大して波形整形光を得るステップと、第２の光信号に基いてクロックパルスを生成するステップと、波形整形光及びクロックパルスを光ＡＮＤ回路１０に入力して変換光信号を得るステップとを備えている。 - 特許庁

A method of operating a display device comprising an internal clock for use with 3D glasses having left and right shutters comprises: detecting a 3D synchronization signal for the display device corresponding to a display frame; and determining an actual time value for the clock of the display device if the 3D synchronization signal for the display device is detected.例文帳に追加

左シャッタおよび右シャッタを有する３Ｄ眼鏡と共に用いられる内部クロックを含む表示装置を作動させる方法に、表示フレームに対応する前記表示装置用の３Ｄ同期信号を検出するステップと、前記表示装置用の前記３Ｄ同期信号が検出された場合、前記表示装置の前記クロックの実際の時間値を決定するステップと、を含ませる。 - 特許庁

A variable dispersion compensation control method which varies a dispersion compensation value by controlling a variable part of a variable dispersion compensator and which compensates a dispersion characteristic of an optical transmission line gets an optical signal received from the optical transmission line, extracts a clock component from the optical signal, and stops the control of the variable dispersion compensator when the clock component is not extracted.例文帳に追加

可変分散補償器の可動部分を制御して分散補償値を可変し、光伝送路の分散特性を補償する可変分散補償制御方法において、前記光伝送路から受信した光信号を供給されて、前記光信号からクロック成分を抽出し、前記クロック成分が抽出されないときに前記可変分散補償器の制御を停止する。 - 特許庁

The method for controlling the fan motor includes: a step S20 for generating a clock signal of which frequency is 23 kHz or lower; a step S21 for converting the low-frequency clock signal to a high-frequency drive signal of which frequency is 23 kHz or higher; and a step S22 for inputting the high-frequency drive signal into the fan motor to drive.例文帳に追加

本発明におけるファンモーターの制御方法は、周波数が２３ｋＨｚより低い低周波数のクロック信号を発生するステップＳ２０と、前記低周波数のクロック信号を周波数が２３ｋＨｚ以上の高周波数の駆動信号に変換するステップＳ２１と、前記高周波数の駆動信号をファンモーターに入力し、それを運転させるステップＳ２２と、を含む。 - 特許庁

A time adjusting method of electric apparatus is to transmit time information from a time information transmitter 4 provided on an electric power network 1 through the network 1 in which electricity is supplied by a power company toward an internal clock 93X of the electric apparatus 7X connected to a power line 11X and control time of the internal clock 93X of the electric apparatus 7X.例文帳に追加

電力線１１Ｘに接続された電気機器７Ｘの内蔵時計９３Ｘに対し、電力会社によって電気が供給されている電力網１を通じて、当該電力網１上に設けられた時刻情報発信部４から時刻情報を伝送し、電気機器７Ｘの内蔵時計９３Ｘの時刻調整を行う電気機器の時刻調整方法である。 - 特許庁

The method for compensating a frequency shift of an encoder includes a step (100) for deciding the value of a frequency of an input encoder signal, a step (130) for determining a value of the frequency shift by analyzing a clock signal of an encoder index and the input encoder signal, and a step (150) for generating a clock with compensated frequency shift by compensating the value of the frequency shift.例文帳に追加

エンコーダの周波数シフトの補償のための方法は、入力エンコーダ信号の周波数値を決定するステップ（１００）と、エンコーダインデックスのクロック信号と入力エンコーダ信号とを解析して、周波数シフトの値を決定するステップ（１３０）と、その周波数シフトの値を補償して、周波数シフトが補償されたクロックを生成するステップ（１５０）とを含む。 - 特許庁

The method and apparatus also comprise a step of generating a central processing unit (CPU) clock in the clock shaper logic unit based on the output of the free-running counter and the at least one input specifying the desired frequency by comparing a bit-reversed version of the output of the free-running counter with the at least one input specifying the desired frequency.例文帳に追加

該方法及び装置は、また、自走カウンタの出力と所望の周波数を特定する少なくとも一つの入力とに基づいて、自走カウンタの出力のビット反転されたものと所望の周波数を特定する少なくとも一つの入力とを比較することにより、クロック整形ロジック・ユニットにおいて中央処理装置（ＣＰＵ）クロックを生成するステップを備える。 - 特許庁

A method for determining a data rate in a serial interface channel for a programmable logic device operating at a clock rate includes; monitoring the channel for occurrence of a single bit transition, and concluding that the data rate is virtually a multiple of the clock rate based on detection of a plurality of single bit transitions in a predefined duration.例文帳に追加

クロックレートにおいて動作しているプログラマブルロジックデバイスのシリアルインターフェースチャネルにおけるデータレートを決定するための方法であって、この方法は、単一ビット遷移の発生について、チャネルをモニタすることと、所定の継続時間における複数個の単一ビット遷移の検出に基づいて、データレートは実質的にクロックレートの倍数であると結論付けることとを包含する、方法。 - 特許庁

To provide a transmission apparatus, a signal transmission apparatus, a signal receiving device and transmission method, a signal transmission method, and a signal receiving method, capable of overcoming problems of meta-stable and suppressing delay of signals showing, for example, control information or the like when devices on the transmitting side and the receiving side with mutually different operation clock frequencies transmit/receive the signal.例文帳に追加

互いに動作クロック周波数の異なる送信側及び受信側の装置が例えば制御情報などを表す信号を送受信する際に、メタステーブルの問題を解消し且つ当該信号の遅延を抑制することができる伝送装置、信号送信装置、信号受信装置及び伝送方法、信号送信方法、信号受信方法を提供する。 - 特許庁

To provide a clock data recovery (CDR) IC that can adjust a jitter transmission band at a DC test for an IC without the need for employing an expensive measurement device such as a pulse pattern generator and a jitter analyzer, and to provide its jitter transmission band adjustment method.例文帳に追加

パルスパターン発生器やジッタアナライザのような高価な測定器を用いず、しかもＩＣのＤＣテスト時でのジッタ伝達帯域調整が可能なＣＤＲ ＩＣおよびそのジッタ伝達帯域調整方法を提供することにある。 - 特許庁

To provide a method for manufacturing a mold structure, and so on by which a signal output equivalent to a corner section is ensured without adversely affecting a master clock by changing the shape of a pattern angle even when resist resolution is insufficient.例文帳に追加

レジスト分解能が十分でない場合でも、パターン角の形状を変化させることで、マスタークロックには影響を与えず、角部に相当する信号出力を確保することができるモールド構造体の製造方法等の提供。 - 特許庁

To provide data communication equipment and a data communication method wherein data reception is enabled normally in the case that deviation exists in a reference clock time between transmission equipment and reception equipment, and data bit length is changed in the course of data transmission.例文帳に追加

送受信装置間の基準クロック時間にずれがある場合や、データ送信中にデータビット長が変化した場合でも、正常にデータ受信することが可能なデータ通信装置およびデータ通信方法を提供すること。 - 特許庁

To provide a real-time clock device by which whether internal data is correct can be discriminated by detecting the oscillation stoppage of an oscillation circuit and the cause and the corresponding method of the oscillation stoppage of the oscillation circuit can be decided in detail.例文帳に追加

発振回路の発振停止を検出し内部データが正確か否かを判別するとともに、発振回路の発振停止の原因、対処方法を詳細に決定することが可能なリアルタイム・クロック装置を提供すること。 - 特許庁

To provide a method for manufacturing a magnetic recording and reproducing device provided with a preformatted recording magnetized pattern capable of maximably which brings out target performance in accordance with the use, such as a servo signal for tracking, an address information signal and a clock signal.例文帳に追加

トラッキング用サーボ信号、アドレス情報信号、クロック信号といった用途に応じて、目的性能を最大限に発揮させることが可能なプリフォーマット記録磁化パターンを備えた磁気記録再生装置の製造方法を提供する。 - 特許庁

To provide a head separated camera device and video signal processing method capable of reducing effects of jitter or skew caused by ensuring (resetting) a clock or delay of a signal from a head provided separately when the head is separated.例文帳に追加

ヘッドを分離した場合のクロックの確保（リセット）あるいは遠方に設けたヘッドからの信号の遅れに起因するジッタやスキューの影響を低減可能なヘッド分離式カメラ装置および映像信号処理方法を提供する。 - 特許庁

To provide a digital terrestrial broadcasting signal transmission method and an apparatus therefor for suppressing deterioration in an IFFT clock caused by multi-stage relaying and further suppressing deterioration in channel quality due to the effect of fading or the like.例文帳に追加

本発明は、多段中継によるＩＦＦＴクロックの劣化を抑制でき、かつ、フェージング等の影響による回線品質の劣化を抑制できる地上デジタル放送信号伝送方法及びその装置を提供することを目的とする。 - 特許庁

To provide an apparatus and a method for processing a signal which can easily tune the frequency of a clock for operation with necessary and sufficient frequency for arithmetic operation and which can reduce unnecessary power consumption in an arithmetic operation.例文帳に追加

演算用クロックの周波数を演算処理に必要十分な周波数に容易に合わせることができ、演算処理における不要な消費電力を低減することができる信号処理装置および信号処理方法を提供する。 - 特許庁

In this method for attaching and detaching the back lid turned to the back side of the clock to be attached and detached, a tool bonded to the outer surface of the back lid is turned to attach and detach the back lid, and then the tool is separated.例文帳に追加

時計の裏側に回転させて脱着される裏蓋の脱着方法において、該裏蓋の外面に接着させた冶具を回転させて裏蓋を脱着させたのち、冶具を離脱させる脱着方法および、そのための冶具を用いる。 - 特許庁

To provide a receiver, a transmission system, and a reception method that achieves clock reproduction with less jitter with a simple circuit configuration even at a high-speed data transmission rate in amplitude-directional multilevel-modulation communication.例文帳に追加

振幅方向の多値変調通信において、高速なデータ伝送速度であっても、ジッタの少ないクロック再生を簡単な回路構成で実現することが可能な受信装置、伝送システム、および受信方法を提供する。 - 特許庁

The sensor device and the sensor device working time storage method are configured with the clock signal (5a) in the sensor device (1) being counted by counter (6), a counted value (6a) is stored in a memory means (2), and actual working time is stored by the count value (6a).例文帳に追加

本発明によるセンサー装置及びセンサー装置稼動時間記憶方法は、センサー装置(1)内のクロック信号(5a)をカウンタ(6)でカウントしてメモリ手段(2)にカウント値(6a)を記憶し、このカウント値(6a)によって実稼動時間を記憶する構成である。 - 特許庁

The method further comprises the steps of starting the fusion bonding obtained and then predicting and calculating a ratio of the integrated power to a predetermined integrated power required for fusion bonding and a time up to a predetermined integrated power from a counted-up time after the fusion bonding obtained from a clock mechanism 11.例文帳に追加

そしてこの積算電力と融着に要する所定の積算電力の比と、時計機構１１から求めた融着開始後、カウントアップされた時間から所定の積算電力に達するまでの時間を予測計算する。 - 特許庁

To provide a method of manufacturing packages, a package, a piezoelectric transducer, an oscillator, an electronic apparatus and a radio clock that can improve a yield by reducing warpage of a first substrate and can improve mechanical strength of a package.例文帳に追加

第１基板の反りを低減して、歩留まりを向上させるとともに、パッケージの機械的強度を向上させることができるパッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器、及び電波時計を提供する。 - 特許庁

The electric power management method of the devices including the processor includes a step for applying a main clock signal to the processor to enter an active mode, and a step for performing scaling for an electric power level of the processor to enter an idle mode.例文帳に追加

プロセッサを含む装置の電力管理方法は、メインクロック信号をプロセッサに印加してアクティブモードに進入する段階と、プロセッサの電力レベルに対するスケーリングを実行してアイドルモードに進入する段階と、を有する。 - 特許庁

To provide a method for manufacturing a package, capable of improving a work efficiency by preventing a rivet from falling from a base substrate, and to provide an inexpensive piezoelectric vibrator, oscillator, electronic device and radio clock which are efficiently manufactured.例文帳に追加

鋲体がベース基板から脱落するのを抑制することにより作業効率を向上することができるパッケージの製造方法と、効率よく製造された低コストな圧電振動子、発振器、電子機器及び電波時計を提供する。 - 特許庁

To provide a signal processing device which reduces EMIs by clock modulation, without using a VCO or a PLL circuit, a signal processing method by which the EMI is reduced, and a display device which includes the signal processing device.例文帳に追加

ＶＣＯやＰＬＬ回路を使用せず、クロック変調によってＥＭＩが減少された信号処理装置、及びＥＭＩを低減させる信号処理方法と該信号処理装置を含む表示装置を提供することにある。 - 特許庁

To obtain a printer connected with a network and its print controlling method in which the print state and the print record can be managed accurately under any network environment without requiring an expensive real time clock.例文帳に追加

ネットワーク接続された印刷装置およびその印刷制御方法に関し、高価なリアルタイムクロックを装備することなく、どのようなネットワーク環境下においても、印刷状態、印刷履歴の正確な管理を行なえるようにすること。 - 特許庁

To provide a pallet preferably used to manufacture a compact piezoelectric vibrator and easily holding a compact air-tight terminal, and to provide a piezoelectric vibrator and a manufacturing method thereof, an oscillator, electronic equipment and a radio clock.例文帳に追加

小型化された圧電振動子の製造に好適に用いられて、小型化された気密端子をより容易に保持することのできるパレットを提供するとともに、圧電振動子とその製造方法、発振器、電子機器、電波時計を提供する。 - 特許庁

To provide an arrangement and wiring method of a semiconductor integrated circuit with which a fault detection rate in an asynchronous signal path is not reduced by multiplexing and integrating clock gate circuits and a fault detection logic is not modified.例文帳に追加

クロックゲート回路の多重化及び統合によって非同期信号パスにおける故障検出率が低下せず且つ故障検出論理に変更を生じさせない半導体集積回路の配置配線方法を提供する。 - 特許庁

To provide a waveform reduction sampling method of signal output which has an output frequency elasticity, can be applied to various operation frequencies, can omit a clock synthesizer and a sampling rate converter, and can effectively control a cost.例文帳に追加

出力周波数弾性を有し、各種操作周波数に適用でき、クロックシンセサイザー及びサンプリングレートコンバーターを省略でき、効果的にコストを抑制することができる信号出力の波形還元サンプリング方法を提供する。 - 特許庁