「clock method」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

To provide a code error rate measurement apparatus and a code error rate measurement method for automatically setting a clock phase and a data threshold voltage to a center of an opening of an eye pattern at high speed with high accuracy.例文帳に追加

クロック位相とデータ閾値電圧を高速かつ高精度でアイパターンの開口部中心に自動設定できる符号誤り率測定装置および符号誤り率測定方法を提供すること。 - 特許庁

To provide an information recording apparatus which can attach date and hour data matched to recording order of main data to the main data even if a fault exists in clock means, and to provide an information recording method and an information recording program.例文帳に追加

計時手段に不具合があっても、主データの記録順と整合する日時データを主データに添付可能な情報記録装置、情報記録方法、及び情報記録プログラムを提供する。 - 特許庁

To provide an integrated circuit device capable of reducing electric power used for distribution of common signals such as a clock signal and capable of suppressing timing dispersion of common signals and its layout designing method.例文帳に追加

クロック信号などの共通信号の分配に費やされる電力を削減でき、共通信号のタイミングばらつきを抑制できる集積回路装置とそのレイアウト設計方法を提供する。 - 特許庁

To provide a semiconductor device designing method which can easily and securely adjust the delay of a signal transmitted in a semiconductor device, specially, a clock signal and is high in the degree of freedom of the adjustment.例文帳に追加

半導体装置の内部で伝達される信号、特に、クロック信号の遅延を、簡便且つ確実に調整でき、その調整の自由度が高い半導体装置の設計方法を提供する。 - 特許庁

Thus, durability and reliability are improved more than those in a conventional method of mechanism by optically reading a clock signal through the projecting and recessing parts formed in the disk.例文帳に追加

これにより、ディスクに形成された凹凸部を通じてクロック信号を光学的に判読することにより従来の機構的な方法より耐久性及び信頼性を向上させることができる。 - 特許庁

A PR (1, 1) equalization circuit 13 having a Viterbi maximum likelihood decoding circuit includes a means to extract the clock signals from the input signals and equalized the input signals by the PR (1, 1) equalization method.例文帳に追加

ビタビ最尤復号回路付きのＰＲ（１，１）等化回路１３は、入力信号からクロック信号を抽出する手段を備えて、入力信号をＰＲ（１，１）等化方式で等化する。 - 特許庁

To provide a communication control device and a communication control method, where image data can be transmitted, while ensuring frame synchronization by the use of an digital interface, such as a USB interface where a clock-adjusting mechanism common to nodes is not provided.例文帳に追加

各ノード共通のクロック合わせの仕組みが提供されていないＵＳＢインターフェースのようなデジタルインターフェースを使用して、フレーム同期を確保しながら画像データを伝送できるようにする。 - 特許庁

To provide a lost synchronization preventing method and device for preventing a defect in a clock data recovery (CDR) circuit from hindering synchronization between connection nodes and for preventing connection failures.例文帳に追加

ＣＤＲ回路側の原因による接続ノード間の同期化の非成立を抑制し、接続失敗を抑制することができる同期損失防止方法及び同期損失防止装置を提供する。 - 特許庁

To provide a delay fluctuation absorbing method and a packet arrangement adjustment device that can absorb delay fluctuations in a system, where packet data of coded information are transmitted and supply reference time information synchronously with a clock frequency of an encoder to a decoder.例文帳に追加

符号化情報がパケット化されたデータを伝送するシステムにおいて、遅延ゆらぎを吸収するとともに、エンコーダのクロック周波数と同期した基準時刻情報をデコーダに供給する。 - 特許庁

To provide a reception device and reception method, capable of further reducing power consumption by avoiding switching to a high frequency of a clock frequency in a period required for reaching the stabilization of a power supply.例文帳に追加

電源が安定化するまでの期間におけるクロック周波数の高周波数への切り替えを回避して、消費電力を更に低減することができる受信装置及び受信方法を提供する。 - 特許庁

The method also includes a step of, using a clock signal, sampling the output signal to generate a plurality of boundary values, each value comprising either a high value or a low value based on the sampling of the output signal.例文帳に追加

本方法は、クロック信号を利用して出力信号をサンプリングし、複数の境界値を生成するステップも含み、該各々の値は出力信号のサンプリングに基づく高値又は低値を有する。 - 特許庁

To provide a method of forming the macro-block library for logical simulation capable of setting a proper delay time not including the excess margin, to a macro-block wherein a clock control circuit is inserted between a macro-clock input terminal and a synchronizing output circuit, and to provide a layout designing method capable of easily eliminating the timing error, and remarkably shortening a time for designing.例文帳に追加

マクロクロック入力端子と同期化出力回路との間にクロック制御回路が挿入されているマクロブロックに対して、過剰なマージンを含まず適切な遅延時間を設定することが可能な論理シミュレーション用マクロブロックライブラリの作成方法と、このライブラリを用いて、タイミングエラーを容易に解消し設計期間を大幅に短縮することが可能なレイアウト設計方法とを提供する。 - 特許庁

When a second random number updating method is selected among first and second random number updating methods in a random number circuit 103 built in a game controlling micro-processor together with a CPU, a selector 128 selects a random number generating clock signal S1 outputted from a clock signal output circuit 124 and outputs the signal to a counter 121.例文帳に追加

ＣＰＵとともに遊技制御用マイクロプロセッサに内蔵された乱数回路１０３において、第１及び第２の乱数更新方式のうちから第２の乱数更新方式が選択された場合、セレクタ１２８は、クロック信号出力回路１２４から出力された乱数発生用クロック信号Ｓ１を選択してカウンタ１２１に出力する。 - 特許庁

The digital terrestrial broadcasting signal transmission method for relaying and transmitting the QAM modulation signal of a digital terrestrial broadcasting signal applies QAM demodulation to a received QAM modulation signal to obtain the digital terrestrial broadcasting signal and a QAM symbol clock, applies QAM modulation to the digital terrestrial broadcasting signal by using the QAM symbol clock and transmits the resulting signal to a next stage.例文帳に追加

地上デジタル放送信号のＱＡＭ変調信号を中継して伝送する地上デジタル放送信号伝送方法において、受信したＱＡＭ変調信号をＱＡＭ復調して地上デジタル放送信号及びＱＡＭシンボルクロックを得、ＱＡＭシンボルクロックを用いて地上デジタル放送信号のＱＡＭ変調を行い次段に送信する。 - 特許庁

To provide a timing verifying device and a timing verifying method capable of performing a static timing verification when a clock is generated internally and further performing the static timing verification in a short time even when many parts that do not synchronize with an external clock in static timing verification in developing an LSI.例文帳に追加

本発明は、ＬＳＩを開発する上での静的タイミング検証において、内部でクロックを生成させている場合にも、静的タイミング検証が行え、さらに外部クロックに同期しない部分が多い場合にも、短時間で静的タイミング検証が行えるタイミング検証装置およびタイミング検証方法を提供することを課題とする。 - 特許庁

The method and system further includes, in response to a trigger signal; determining an individual offset between the master clock of the master terminal and each of the clocks of the slave terminals; and offsetting each of the clocks of the slave terminals by an amount proportional to each determined offset to synchronize each of the slave terminals to the master clock of the master terminal.例文帳に追加

方法およびシステムは、トリガー信号に応答して、マスター端末のマスター・クロックとスレーブ端末のそれぞれのクロックの間の各オフセットを確定し、スレーブ端末のそれぞれのクロックをマスター端末のマスター・クロックに同期化するように、確定された各オフセットに比例する量だけ、スレーブ端末のそれぞれのクロックをオフセットさせることをさらに含む。 - 特許庁

To provide a wireless communication apparatus, its communication method and a wireless communication system employing the same, wherein a slave, which has become a dynamic master, communicates with other slaves while using the same frequency-hopping sequence and clock of its original master, saving the time for the dynamic master to transmit its own frequency- hopping sequence and clock to its slaves.例文帳に追加

ダイナミックマスターになったスレーブが元のマスターの周波数ホッピングシーケンスとクロックをそのまま使用しながらスレーブ等と通信することによって、ダイナミックマスターが自身の周波数ホッピングシーケンスとクロックをスレーブらに伝送する必要がなくなって時間が節約される無線通信機器及びその通信方法及びこれを適用した無線通信システムを提供する。 - 特許庁

To provide a clock frequency biasing device which automatically set an object reception channel of beat shifting and makes a beat shift of a clock frequency according to set channel information when the reception channel is selected during use by a user instead of manual inspection of the beat shift, and to provide a method thereof and radio communication equipment in which same is incorporated.例文帳に追加

人手によるビートシフトの検査に替わって、自動的にビートシフトすべき受信チャネルが設定され、ユーザの使用時にその受信チャネルが選択されると、設定されたチャネル情報に従ってクロック周波数のビートシフトが行われるクロック周波数偏倚装置とその方法およびそれを組み込んだ無線通信機を提供する。 - 特許庁

This synchronous circuit designing method is provided with a step S101 to extract flip-flops, a step S102 to automatically layout the flip- flops, a step S103 to generate a clock tree of the flip-flops, a step S104 to detect clock delay time to the flip-flops, and a step S106 to conduct automatic layout wiring.例文帳に追加

本発明の同期回路設計方法は、フリップフロップを抽出するステップＳ１０１と、フリップフロップを自動配置するステップＳ１０２と、フリップフロップのクロックツリーを生成するステップＳ１０３と、フリップフロップへのクロック遅延時間を検出するステップＳ１０４と、論理合成を行うステップＳ１０５と、自動配置配線を行うステップＳ１０６と、を備える。 - 特許庁

The method includes a process to carry out an analogue-to-digital conversion with a high speed clock from a point crossing zero of analogue to a point crossing the next zero when dividing the ultrasonic analogue signal, and a process which quickly connects a memorized wave while matching a polarity when connecting the memorized wave by an unit of 180° or multiple of 180° while reproducing any low speed clock.例文帳に追加

超音波アナログ信号を分周する時、アナログのゼロを横切る点から、次にゼロを横切る点までの高速クロックでアナログ−デジタル変換を行い、１８０°又は１８０°の倍数の単位で、メモリーした波形を任意の低速のクロック再生しながら繋ぐ時、極性を合わせながら速やかに繋いでいく様にした超音波アナログ分周方法である。 - 特許庁

The waveform equalization method comprises: extracting a clock; quantizing a reproduced signal by the clock; multiplying consecutive quantized data by coefficients; and adding multiplication result when reproducing information by using a multi-valued signal, wherein a waveform interference amount is calculated from a known part out of the quantized data, and the coefficients are obtained from the waveform interference amount.例文帳に追加

情報を記録媒体から多値信号を用いて再生する際に、クロックを抽出し、前記クロックで再生信号の量子化を行い、連続した前記量子化データにそれぞれ係数を乗じ加算する波形等化方法において、前記量子化データのうち既知な部分から波形干渉量を算出し、この波形干渉量から前記係数を求める。 - 特許庁

To provide a method for cutting joined glass which suppresses the generation of crushes and chippings upon cutting of the joined glass, and can cut the joined glass per prescribed size, a method for manufacturing a package, a package, a piezoelectric vibrator, an oscillator, electronic equipment and a radio-controlled clock.例文帳に追加

接合ガラスの切断時におけるクラッシュやチッピングの発生を抑制して、接合ガラスを所定サイズ毎に切断することができる接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計を提供する。 - 特許庁

To provide a decorative plate capable of producing a depth feeling and a high-grade feeling, by providing a three dimensional feeling even in the case of manufacturing from a thin one, its manufacturing method and a decorating and a clock which utilize the decorative plate.例文帳に追加

薄い板から製造しても、立体感を有し、重厚感および高級感を醸し出すようになる装飾板、および、その製造方法、ならびに、この装飾板を利用する装飾品および時計の提供。 - 特許庁

To provide a communication device which can eliminate troublesome time adjustment works accompanying the supply interruption of a main power source by a method, wherein power supply to a clock device is maintained when the voltage of an interrupt compensating backup battery is lowered.例文帳に追加

停電補償用バックアップ電池の電圧低下時に、時計装置への電圧供給を維持することにより、メイン電源の停電に伴う煩瑣な時刻調整作業を不要とし得る通信装置を提供する。 - 特許庁

To reduce jitter caused by an asynchronous sampling transmission method for sampling and transmitting a signal at a clock higher rate than the signal speed, in a receiving circuit for a digital signal, and to provide a receiving apparatus which uses the receiving circuit.例文帳に追加

デジタル信号の受信回路及びこれを用いた受信装置において信号速度より高速なクロックで信号をサンプルして伝送する非同期サンプリング伝送方法によって生じるジッタを低減させる。 - 特許庁

To provide a PWM signal generator, a generation method, a digital/analog converter and a digital amplifier capable of reducing both harmonic distortion and a noise floor without doubling a clock frequency.例文帳に追加

クロック周波数を２倍にすることなく高調波歪み及びノイズフロアの双方を低減させることができるＰＷＭ信号発生器及び発生方法並びにディジタル・アナログ変換器及びディジタルアンプを提供する。 - 特許庁

To provide a clock skew adjustment method for a semiconductor circuit, that effectively forms a cluster composed of only a gated cell with a same input, without restriction on arrangement of a flip-flop belonging to a gated circuit.例文帳に追加

ゲーティッド回路に属するフリップフロップの配置に制約を与えることなく、同じ入力をもつゲーティッドセルだけで構成されるクラスタを効率良く構成するための半導体回路のクロックスキュー調整方法を提供する。 - 特許庁

To provide a servo control device and method which can fix the clock frequency for sampling the target signals without depending on the number of revolutions of the optical disk, and provide an optical disk recording or reproducing device.例文帳に追加

ターゲット信号をサンプリングするサンプリングクロックの周波数を光ディスクの回転数に依存せずに固定することが可能なサーボ制御装置及びサーボ制御方法、並びに光ディスク記録又は再生装置を提供する。 - 特許庁

The generation part 110 modulates an image signal by using a clock signal clk, the frequency of which is modulated by the spread spectrum method, and generates a lighting pulse for the 128 LEDs of each thread.例文帳に追加

また、点灯信号発生部１１０は、スペクトラム拡散方式にて周波数変調されたクロック信号ｃｌｋを用いて画像信号を変調し、各スレッドにおける１２８個のＬＥＤに対する点灯パルスを発生する。 - 特許庁

To provide a test clock circuit automatic insertion method capable of automatically inserting a test circuit capable of detecting a delay failure in an LSI after logic synthesis and reducing test facilitation design manhour.例文帳に追加

論理合成後のＬＳＩに遅延故障の検出が可能なテスト回路を自動挿入することができ、テスト容易化設計工数の低減化を図ることができるテストクロック回路自動挿入方法を提供する。 - 特許庁

To provide a piezoelectric vibration piece that surely performs ultrasonic joining of the piezoelectric vibration piece, and is efficiently manufactured, to provide a piezoelectric vibrator and a method of manufacturing the piezoelectric vibrator, and to provide an oscillator, electronic apparatus and a radio clock.例文帳に追加

圧電振動片を確実に超音波接合でき、かつ効率良く製造することができる圧電振動片、圧電振動子、圧電振動子の製造方法、発振器、電子機器および電波時計を提供する。 - 特許庁

To provide a recorder capable of suppressing occurrence of radiation noise generated by recording data transmitted to a recording head from a recorder body, and to provide a method for generating a clock applicable to the recorder.例文帳に追加

記録装置本体から記録ヘッドへの転送される記録データにより発生する放射ノイズの発生を抑制することが可能な記録装置と、その装置に適用可能なクロック生成方法を提供することである。 - 特許庁

To provide a mobile phone capable of also coping with a frequency error of an RTC (real time clock) due to a temperature change and a secular change at a low cost with low power consumption and to provide an RTC correction method of the mobile phone.例文帳に追加

低コスト及び低消費電力にて、温度変化・経年変化によるＲＴＣの周波数誤差にも対応することのできる携帯電話機及び携帯電話機のＲＴＣ補正方法を提供すること。 - 特許庁

To provide a portable mobile communication terminal with which a user can easily set and release a mode where only a radio function becomes off and clock/calendar/schedule functions can be used and to provide the controlling method of the terminal.例文帳に追加

ユーザが、無線機能のみがＯＦＦになり時計、カレンダー、スケジュール機能等は利用できるモードの設定および解除を、容易に行うことができる携帯型移動通信端末及びその制御方法を提供する。 - 特許庁

The method employs a second signal for interrupting a first clock signal used for providing clocking for normal operation of the circuit and repeatedly circulating a prescribed cycle of circuit action.例文帳に追加

この方法は、回路のノーマル動作用のクロッキングを提供するために使用されている第１のクロック信号を中断し、回路動作の所定サイクルを繰り返し循環させるために第２の信号を使用することを含む。 - 特許庁

To provide sampling clock phase adjusting system and method capable of shortening phase adjustment time by quickly finding out an optimum phase for sampling, and to provide a recording medium.例文帳に追加

本発明は、サンプリングする際の最適な位相をすばやく求めて位相調整時間の短縮化を図るサンプリングクロック位相調整システム、サンプリングクロック位相調整方法および記録媒体を提供することを課題とする。 - 特許庁

To provide a drive controller in a simple configuration and a drive control method for surely compensating operating point variations of an optical modulator driven according to a drive signal corresponding to a clock signal.例文帳に追加

クロック信号に対応した駆動信号に従って駆動される光変調器の動作点変動についても確実に補償することができる簡略な構成の駆動制御装置および駆動制御方法を提供する。 - 特許庁

To provide a device and method for pointing out a TCS read-in fault which enable the firmware side to point out a fault concerning time clock synchronizer readout information.例文帳に追加

本発明は、タイムクロックシンクロナイザー読み出し情報についてファームウエア側で故障指摘を行うことができるＴＣＳ読み込み故障指摘装置及びＴＣＳ読み込み故障指摘方法を提供することを課題とする。 - 特許庁

To provide a device and a method for digital modulation that can reduce the spuriousness of a modulation output when data inputted at a specified symbol rate are oversampled almost to the operating clock of a D-A converter.例文帳に追加

所定のシンボルレートで入力したデータをＤ／Ａ変換器の動作クロック付近までオーバサンプリングする際、変調出力のスプリアスを低減することができるデジタル変調装置およびその方法を提供する。 - 特許庁

To provide a servo amplifier which attains low electric power consumption by operating a control CPU on a latest clock frequency in which control time falls in predetermined time, and to provide a multi-axis servo system using it, and a control method.例文帳に追加

制御時間が所定時間内に入る最も遅いクロック周波数で制御ＣＰＵを動作させて低消費電力にしたサーボアンプとそれを使用した多軸サーボシステムと制御方法を提供する - 特許庁

To provide an integral A/D converter, an integral A/D conversion method, a solid-state image sensing device, and a camera system where performance tradeoff is small and which can improve resolution without increasing a clock frequency.例文帳に追加

性能のトレードオフが少なく、クロック周波数をあげずに分解能を向上させることが可能な積分型Ａ／Ｄ変換器、積分型Ａ／Ｄ変換方法、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

To provide a phase locked loop, which can reduce a locking time of the phase locked loop and constantly has a short locking time, especially when a target value(a target frequency of an output clock) changes, and operation method of the same.例文帳に追加

位相固定ループのロッキングタイムを減らすことができる、特にターゲット値（出力クロックの目標周波数）が変化しても常に短いロッキングタイムを有する位相固定ループ及びその動作方法を提供する。 - 特許庁

To provide a preprocessing circuit and a data transfer method that can accurately transfer a serial data signal at a high speed in synchronism with the same clock signal to many receiving terminals.例文帳に追加

シリアルデータ信号を多数の受信端へ同一のクロック信号に同期させて正確且つ高速に、しかも信号バス幅を増大させることなく転送することを可能にする前処理回路及びデータ転送方法を提供する。 - 特許庁

To provide an optical recording method and its device recording additional clock stabilizing information at the discontinued positions on the signal tracks of an optical disc preformatted with auxiliary signals of one of the soft sector systems.例文帳に追加

本発明は、ソフトセクター方式の補助信号がプリフォーマットされた光ディスクの信号トラック上の不連続記録位置にクロック安定化情報を付加的に記録する光ディスク記録方法及びその装置に関する。 - 特許庁

To provide a phase synchronizing device, with which an extracted phase by a data re-timing circuit is automatically optimized when extracting a clock signal from a data input signal and to provide a phase synchronizing method.例文帳に追加

本発明は、データ入力信号からクロック信号を抽出する際にデータリタイミング回路での打ち抜き位相を自動的に最適化できる位相同期装置及び位相同期方法を提供することを課題とする。 - 特許庁