| 例文 |
clock methodの部分一致の例文一覧と使い方
該当件数 : 2286件
To provide an excellent image even when using an inkjet recording method by which ink ejection is carried out by the drive pulses of a recording head synchronized with the clock subjected to spread spectrum (SSCG) processing.例文帳に追加
スペクトラム拡散(SSCG)したクロックに同期した記録ヘッドの駆動パルスによりインク吐出をおこなうインクジェット記録方法であっても、良好な画像を提供する。 - 特許庁
To provide a pointer origin detecting device and a method of an onboard analog radio clock capable of detecting the pointer origin without changing a movement.例文帳に追加
ムーブメントを変更することなく、指針原点の検出を行うことができる車載用アナログ電波時計の指針原点検出装置及び方法を提供することにある。 - 特許庁
To dispense with dedicated data buses for downsizing of a memory control circuit and reduce manufacturing cost, in a method for controlling memory in a system in which mixing memory consisting of SDRAM or S mask ROM and a circuit, the clock cycle of which is double when the clock cycle of the control circuit of the memory is set as 1.例文帳に追加
SDRAM又はSマスクROMからなるメモリと、このメモリの制御回路のクロック周期を1とした場合にクロック周期が2倍となる回路とが混在するシステムにおけるメモリ制御方法において、専用のデータバスをなくし、メモリ制御回路の小形化、低コスト化を図る。 - 特許庁
The method includes further a step 44 for generating alternately the first current level and the second current level repeatingly in each of clock frequencies different in prescribed numbers, a step 46 for finding clock frequency-dependent noises, a step 46 for generating a filtered average voltage, and a step 47 for finding the impedance.例文帳に追加
方法はさらに、所定数の異なるクロック周波数において第1と第2の電流レベルを交互に繰り返し発生するステップ(44)、クロック周波数依存ノイズを求めるステップ(46)、フィルタリングされた平均電圧を生成するステップ(46)、及び、インピーダンスを求めるステップ(47)を含む。 - 特許庁
This data input/data output control device and method wherein a plurality of write or read data configured of m=2^n+k bits (m, n, and k are integers) can be accessed during one clock cycle of an external clock signal.例文帳に追加
本発明は、m=2^n+kビット(ここで、m、n、及びkは整数)で構成される複数個のライトまたはリードデータが外部クロック信号の1クロックサイクル内にアクセスすることのできるデータ入力及びデータ出力制御装置とデータ入力及び出力制御方法を提供する。 - 特許庁
To provide a semiconductor device and a communication method, wherein even when flexibility in clock frequencies to be set by respective function block is large and clock skew between blocks is large, communication between the functional blocks of which the operation is conclusive, its communication latency being small and reliability being high can be obtained.例文帳に追加
各機能ブロックが設定できるクロック周波数の自由度が大きく、クロック間のクロックスキューが大きい場合でも、動作が決定的で、通信レイテンシが小さく、信頼性の高い、機能ブロック間の通信が可能な半導体装置及び通信方法を提供すること。 - 特許庁
To provide a clock data reproduction circuit capable of preventing the occurrence of a phenomenon in which a reference clock signal and a frequency temporarily collapse greatly when coming into a non-signal section between burst signals; and to provide a reproducing method, and a station-side device using the reproduction circuit.例文帳に追加
バースト信号間の無信号区間に入ったとき、一時的に参照クロック信号と周波数が大きくずれるという現象の発生を防止することができるクロック・データ再生回路及び再生方法並びに当該再生回路を用いた局側装置を提供する。 - 特許庁
The timing signal generation circuit 104 generates clock of faster frequency than a control signal of fast operational frequency among a plurality of control signals, a plurality of control signals are multiplexed and serialized by clock and transferred to the imaging element 101 by a low voltage differential transmission method.例文帳に追加
タイミング信号発生回路104は、複数の制御信号のうち動作周波数が高速な制御信号よりも更に高速な周波数のクロックを生成し、クロックにより複数の制御信号を多重化しシリアル化し、低電圧差動伝送方式で撮像素子101に転送する。 - 特許庁
To provide a clock signal generating method which eliminates the need for magnetically recording and pasting an encoder sheet, suppressing a time for generating a clock signal and man-hours for its preparation, and which is relatively storing against a change in the state of reflecting plane, and also suppresses jitters caused by shaft vibrations of the magnetic disk.例文帳に追加
磁気での記録やエンコーダシートの貼り付けを必要とせず、クロック信号生成に伴う時間および準備工数を抑え、さらに反射面の状態変化に比較的強く、かつ磁気ディスクの軸振動に起因するジッタを抑えるクロック信号生成方法を提供する。 - 特許庁
To provide a layout-design method and a layout-design program, capable of simply providing a securement of a power source main line for supplying a stable power voltage and a preferred clock tree structure, by arranging a capacitor between power sources, and to provide a clock driver in the region under the power source wiring.例文帳に追加
電源配線の直下領域に電源間容量とクロックドライバとを配置して、安定した電源電圧を供給する電源幹線の確保と好適なクロックツリー構造とが簡便に提供可能なレイアウト設計方法、およびレイアウト設計プログラムを提供すること。 - 特許庁
To provide a method for designing layout in which required number of flip-flop cells for circuit correction can be secured regardless of the number of clock systems and without deteriorating clock skew of existing flip-flop cells and dummy flip-flop cells by suppressing increase in the number of gates due to addition of dummy cells as much as possible.例文帳に追加
ダミーセルの追加によるゲート数の増加を極力抑え、既存のフリップフロップセルとダミー用のフリップフロップセルのクロックスキューを悪化させることなく、且つクロック系統数の大小に関係なく回路修正に必要な数のフリップフロップセルを確保可能なレイアウト設計手法を提供する。 - 特許庁
This system, this device, and this method make use of a time-based counter circuit configuration in which a fixed frequency clock is derived from a PLL of a clock generation circuit of the microprocessor and is used to be fed to external and internal timebase logic and a timebase accumulator counter.例文帳に追加
本システム、装置、および方法は、固定周波数クロックが、マイクロプロセッサのクロック生成回路のPLLから導出され、外部タイムベース・ロジックおよび内部タイムベース・ロジックならびにタイムベース・アキュムレータ・カウンタに供給するのに使用される、タイムベースト・カウンタ回路構成を利用する。 - 特許庁
To provide a method of generating a pixel clock, a pixel clock generating apparatus, and an image forming apparatus wherein an amount of correction data is markedly reduced, cost reduction can be achieved by reduction of the memory size along with the reduction of the correction data, and moreover accurate correction of position shift of a dot can be executed.例文帳に追加
本発明は、補正データ量を大幅に削減でき、それに伴うメモリサイズ低減によるコストダウンを実現でき、更に高精度なドット位置ずれ補正が可能となる画素クロック生成方法、画素クロック生成装置及び画像形成装置を提供することを目的とする。 - 特許庁
On the basis of the knowledge, a method for judging the crisis or crisis possibility of rheumatoid arthritis or sleep disturbance of rheumatoid arthritis is established by using a sample selected from an organism, evaluating the expression of biological clock gene and utilizing the expression of biological clock gene as an index.例文帳に追加
この知見を基づき、生体から分離した試料を用いて、体内時計遺伝子の発現を評価し、その体内時計遺伝子の発現を指標として関節リウマチおよび関節リウマチの睡眠障害の発症または発症可能性を判定する方法を確立した。 - 特許庁
In this driving method, DC components of shift clock pulses are cut in states in which they are in small amplitudes and biases are added to them and they are supplied to a liquid crystal display panel 7 so that the discrepancy of timing of risings and fallings of shift clock pulses driving shift registers 10a, 10b of the liquid crystal display panel 7 becomes small.例文帳に追加
液晶ディスプレイパネル7のシフトレジスタ10a、10bを駆動するシフトクロックパルスの立ち上がり、立ち下がりのタイミングのずれが小さくなるようにシフトクロックパルスを小振幅の状態で、DC成分をカットしバイアスを加え、液晶ディスプレイパネルに供給する。 - 特許庁
To provide a method for transmitting data between two devices (D1, D2) which can restrain a clock line to an electric potential representing a logic value B opposite to a logic value A respectively using a clock line (CK) maintained at the default value of the logic value A and at least one data line (DT).例文帳に追加
論理値Aのデフォルト値に維持されているクロック線(CK)と少なくとも一本のデータ線(DT)により、それぞれAと反対の論理値Bを表す電位にクロック線を拘束することができる二つの装置(D1、D2)間でデータを送信するための方法を提供する。 - 特許庁
The recording and reading method of the optical data is performed in such manner that the data band including the plural adjacent data tracks and recording control tracks are simultaneously recorded and the all tracks are synchronized with a common data clock, and each control track is provided with the repeated patterns of the marks synchronized with the definite center and the data clock.例文帳に追加
光データ記録及び読出し方法は、複数の隣接データトラックを含むデータバンドと記録制御トラックを同時に記録し、全てのトラックは共通のデータクロックに同期し、各制御トラックは明確な中心とデータクロックに同期したマークの繰返しパターンを有する。 - 特許庁
To provide a clock and data recovery circuit and a recovery method, and a station-side apparatus employing the recovery circuit, capable of preventing occurrence of a phenomenon that, when entering a no-signal interval between burst signals, a frequency is temporarily deviated from that of a reference clock signal considerably.例文帳に追加
バースト信号間の無信号区間に入ったとき、一時的に参照クロック信号と周波数が大きくずれるという現象の発生を防止することができるクロック・データ再生回路及び再生方法並びに当該再生回路を用いた局側装置を提供する。 - 特許庁
To provide an ultrasonic flow velocity measuring method capable of precisely obtaining the propagation time of ultrasonic waves and capable of precisely measuring a flow velocity without utilizing short-period clock waves when obtaining the propagation time of the ultrasonic waves by utilizing clock waves.例文帳に追加
クロック波を利用して超音波の伝搬時間を求める際、周期の短いクロック波を利用することなく超音波の伝搬時間を精度よく求めることができ、ひいては高精度な流速測定を可能とする超音波流速測定方法の提供を目的とする。 - 特許庁
In the method of manufacturing the semiconductor integrated circuit, connection is temporarily cut (S11) in a first place between the clock-gated cell which controls the output of a clock signal in accordance with the input of a control-system signal and a control-system signal line which supplies the control-system signal.例文帳に追加
半導体集積回路の製造方法において、まず最初に、制御系信号の入力に応じてクロック信号の出力を制御するクロックゲーテッドセルとそれに制御系信号を供給する制御系信号線との間が一時的に切断される(S11)。 - 特許庁
To provide a method for cutting joined glass by which the joined glass is cut for each predetermined size to improve yield, a method for manufacturing a package, the package, a piezoelectric vibrator, an oscillator, electronic equipment and a radio-controlled clock.例文帳に追加
接合ガラスを所定サイズ毎に切断することで、歩留まりを向上させることができる接合ガラスの切断方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器及び電波時計を提供する。 - 特許庁
To provide a masking material which can suppress the formation of a blurred pattern when a pattern is formed on a substrate with a sputtering method; a piezoelectric vibrator; a method for manufacturing the piezoelectric vibrator; an oscillator; electronic equipment; and a radio wave clock.例文帳に追加
スパッタ法にて基板上にパターンを形成する際に、パターンボケが生じるのを抑制することができるマスク材、圧電振動子、圧電振動子の製造方法、発振器、電子機器および電波時計を提供する。 - 特許庁
To provide a circuit and a method for detecting a synchronous mode in a semiconductor memory device by which a synchronous mode can be distinguished from a non-synchronous mode by enabling a synchronous mode signal when a clock is input and disabling a synchronous mode when the clock is not input, in the circuit and method for the detecting synchronous mode in the semiconductor memory device.例文帳に追加
半導体記憶装置の同期モード検出回路及び方法に関するものであり、クロックが入力されれば同期モード信号をイネーブルにし、クロックが入力されなければ同期モードをディセーブルにすることによって、同期モードと非同期モードとを区分することができる半導体記憶装置の同期モード検出回路及び方法を提供する。 - 特許庁
To provide a digital data transmitting and receiving circuit, transmitting two bits of data during one clock period by deforming an LVDS method so as to superimpose two kinds of signals on each other through a pair of transmission lines and capable of transmitting two bits of data during one clock period by deforming a TMDS method so as to superimpose two kinds of signals on each other through a pair of transmission lines.例文帳に追加
LVDS方式を変形して一つのクロック周期内に2ビットのデータを、1対の伝送線に2種の信号を重畳して伝送することができ、TMDS方式を変形して一つのクロック周期内に2ビットのデータを、1対の伝送線に2種の信号を重畳して伝送することができるデジタルデータ送受信回路を提供する。 - 特許庁
In detecting a wobble signal from such an optical disk and demodulating the address information, a wobble information detecting method generates an even- ordered harmonic signals and a data clock, multiplies a reproduced wobble signal by the generated even-ordered harmonic signals, accumulates signals obtained by multiplication in each data clock and determines the code of digital information on the basis of an integrated value at the end edge of the data clock.例文帳に追加
ウォブル情報検出方法では、このような光ディスクからウォブル信号を検出してアドレス情報を復調する際に、偶数次の高調波信号及びデータクロックを生成し、再生したウォブル信号に対して生成した偶数次の高調波信号を乗算し、乗算して得られた信号をデータクロック毎に積算し、データクロックの終了エッジでの積算値に基づきデジタル情報の符号を判断する。 - 特許庁
To provide an optimum modulation waveform generating apparatus and method for reducing clock noise, a clock noise reduction apparatus for modulating a clock frequency by an optimum modulation waveform, a spectrum analysis apparatus, a computer program for calculating an optimum modulation waveform, and a computer-readable storage medium with the computer program stored, wherein the optimum modulation waveform can easily be obtained through calculation.例文帳に追加
クロックシステムのクロックノイズを低減する最適変調波形生成装置および方法,その最適変調波形によりクロック周波数を変調するクロックノイズ低減装置,スペクトル解析装置および最適変調波形を算出するコンピュータプログラムおよびそのコンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体に関するもので最適な変調波形を容易に計算で求めることを可能にする。 - 特許庁
The synchronizing method for generating a clock signal and making it synchronized with a digital data stream includes steps of generating a clock signal using an oscillator, specifying transition in a part of the data stream, and making the transition of the clock signal synchronized with the transition specified in the data stream by changing the state of the oscillator using a control circuit in response to the specification.例文帳に追加
クロック信号発生しかつデジタルデータストリームに同期させる同期方法には、発振器を用いてクロック信号を発生すること、前記データストリームの一部において遷移を特定すること、および、該特定に応じて、制御回路を用いて前記発振器の状態を変更することにより、前記クロック信号の遷移を、前記データストリームにおいて特定された前記遷移と同期させることが含まれる。 - 特許庁
METHOD AND DEVICE OF GENERATING INFORMATION CLOCK, METHOD AND DEVICE OF EXPOSING ORIGINAL DISK OF OPTICAL DISK, CLV MULTI-VALUE RECORDING METHOD FOR DEVICE OF EXPOSING ORIGINAL DISK OF OPTICAL DISK, CLV MULTI-VALUE RECORDING METHOD FOR OPTICAL DISK DRIVE, OPTICAL DISK DRIVE, FORMAT OF OPTICAL DISK MEDIA, AND REPRODUCING METHOD OF MULTI-VALUE INFORMATION OF OPTICAL DISK MEDIA AND CLV FORMAT例文帳に追加
情報クロックの生成方法,情報クロックの生成装置,光ディスク原盤露光方法,光ディスク原盤露光装置のCLV多値記録方法,光ディスク原盤露光装置,光ディスクドライブ装置のCLV多値記録方法,光ディスクドライブ装置,光ディスクメディアにおけるフォーマット,光ディスクメディアおよびCLVフォーマットの多値情報の再生方法 - 特許庁
To provide a test device and a test method which can test a margin in power supply voltage and also a timing margin in a clock with an easy structure in the test device and the test method.例文帳に追加
本発明は、試験装置及び試験方法に関し、例えばコンピュータのメモリボードの試験に適用して、簡易な構成により電源電圧に対するマージン、動作基準信号に対するタイミングマージンをも試験することができるようにする。 - 特許庁
To provide a data broadcast transmitter, receiver, a transmission method and a reception method that can transmit firing of an event message at an NPT(normal play time) used for data broadcast near a discontinuity point, at which a current STC(system time clock) returns to zero.例文帳に追加
データ放送で使用されているNPTについて、現在のSTCが零に戻る不連続点付近で、イベントメッセージを発火することができるデータ放送送信装置、受信装置、送信方法、及び受信方法を提供すること。 - 特許庁
When the method is a combination method, a circulation password is generated from the day and time of the clock part 22, the registered password 302 and the circulation rule 304 (S906), and a division password is generated from the generated circulation password and the division rule 305 (S907).例文帳に追加
併用方式の場合、時計部22の日時、登録パスワード302及び巡回規則304から巡回パスワードを生成し(S906)、生成した巡回パスワード及び分割規則305から分割パスワードを生成する(S907)。 - 特許庁
To provide a method of manufacturing a case by which the case including a terminal can be easily manufactured, a piezoelectric vibrator comprising the case obtained by the method, further, an oscillator comprising the piezoelectric vibrator, an electronic device, and a radio clock.例文帳に追加
端子部を有するケースを容易に製造できるようにしたケースの製造方法と、この方法によって得られたケースを備える圧電振動子、さらにこの圧電振動子を備えた発振器、電子機器、及び電波時計を提供する。 - 特許庁
To suppress speed performance deterioration caused by a wiring capacity, etc., by adopting a relay buffer insertion method, and in addition, to realize a low-clock skew that does not rely upon voltage or temperature characteristics.例文帳に追加
中継バッファを挿入する手法を採用し配線容量等に起因する速度性能劣化を抑え、かつ電圧及び温度特性に依存しない低クロックスキューを実現する。 - 特許庁
To obtain a method and an apparatus for transferring a print data in which trouble due to phase shift across a plurality of print lines can be eliminated when a clock signal is mixed with noise.例文帳に追加
クロック信号にノイズが混入した際に、位相ずれが複数の印字ラインに渡って生じる不具合を解消出来る印字データの転送方法と、その装置を提供する。 - 特許庁
By this method, in a mixer 15 for the up-converting, frequency variation components of the sampling clock are canceled, and an output carrier signal with high stability of frequency is obtained.例文帳に追加
これにより、アップコンバート用のミキサ15において、サンプリングクロックの周波数変動成分が打消されて、周波数安定度の高い出力搬送波信号が得られることになる。 - 特許庁
Further, a frequency control unit 15, a power supply voltage control unit 16 and an equalization unit 9 are instructed from a controller 17 so that an operation clock frequency and a power supply voltage matched with the selected equalization method are outputted.例文帳に追加
更に、それに合わせた動作クロック周波数と電源電圧となるように周波数制御部15、電源電圧制御部16、及び等化部9にコントローラ17から指示する。 - 特許庁
To provide an optical disk device capable of controlling the phase of recorded data by recording phase error adjustment without generating any jitters in a recording clock, an information recording method, and an information recording medium.例文帳に追加
記録位相誤差調整により記録クロックにジッターを生じることなく、記録データの位相を制御可能な光ディスク装置、情報記録方法及び情報記録媒体を提供する。 - 特許庁
To provide a frequency adjusting method capable of adjusting the standard value (allowable error) of a clock frequency to be within the standard value at a reference temperature without managing a temperature inside a plant at all.例文帳に追加
工場内の温度を全く管理すること無くクロック周波数の規格値(許容誤差)を基準温度に於ける規格値内に調整できる周波数調整方法を提供する。 - 特許庁
To provide a mechanical part, a method for manufacturing the mechanical part, a mechanical part assembly and a clock capable of softening stress when fitting a shaft member and capable of improving productivity.例文帳に追加
軸部材を嵌合する際に応力を緩和でき、かつ、生産効率を向上することができる機械部品、機械部品の製造方法、機械部品組立体および時計を提供する。 - 特許庁
To provide a hand position detection method and position correction device for wave correction clock capable of indicating the present time and detecting and correcting the hand position.例文帳に追加
現在時刻を表示しながら指針位置の検出及び修正を行うことができる電波修正時計の指針位置検出方法及び指針位置修正装置を提供することにある。 - 特許庁
To provide an integrated circuit device for protection of a secondary battery, which can stabilize clock in inspection, and a method of inspecting the integrated circuit device for protection of the secondary battery.例文帳に追加
本発明は、検査時のクロックを安定させることができる二次電池保護用集積回路装置及び二次電池保護用集積回路装置の検査方法を提供することを目的とする。 - 特許庁
In the method, a function-described specification of a semiconductor integrated circuit is logically composed, and a GCB which requires the propagation of a clock in a memory test is then extracted from a net list 1 (S1-1).例文帳に追加
機能記述された半導体集積回路の仕様を論理合成した後、ネットリスト1から、メモリ試験時にクロックを伝播させる必要のあるGCBを抽出する(S1−1)。 - 特許庁
To provide a burn-in test method by operating a semiconductor device of an inspection object with a real operation clock at high speed, without providing an expensive high-speed MPU and high-speed comparator to the burn-in system.例文帳に追加
バーンイン装置に高価な高速MPUや高速コンパレータを設けることなく、検査対象の半導体デバイスを実動作クロックで高速動作させながらバーンイン試験を行う。 - 特許庁
To provide an SD (Secure digital) card controller which does not use a CPU for clock temporary stop control for each sector address in continuous read access to an SD card, and to provide a control method, a program, and a storage medium.例文帳に追加
SDカードへ連続リードアクセスを行う際、セクタアクセス毎のクロック一時停止制御にCPUを介在させないSDカードコントローラ、制御方法、プログラム、及び記憶媒体を提供する。 - 特許庁
To provide a signal processing device, which accommodates errors between an input rate of an input data signal and a synchronization clock rate and outputs a data signal, and to provide a signal processing method and a multiplexer.例文帳に追加
入力データ信号の入力速度と同期クロック速度の誤差を吸収し、データ信号を出力する信号処理装置及び信号処理方法、多重化装置を提供する。 - 特許庁
To provide a system and method for synchronizing clocks across a packet-switched network which eliminates wander accumulation to enable precision clock distribution across a large network.例文帳に追加
パケット交換ネットワーク全体にわたってクロックを同期するシステムおよび方法は、揺らぎの蓄積を解消して大きなネットワーク全体にわたって高精度のクロック分配を可能にする。 - 特許庁
To provide pixel clock generator and generating method of novel arrangement for correcting fluctuation of scanning width with high accuracy, and to provide an image forming apparatus in which fluctuation of scanning width is corrected with high accuracy.例文帳に追加
走査幅の揺らぎを高精度に補正する新規な構成の画素クロック生成装置及び方法、並びに、走査幅の揺らぎが高精度に補正された画像形成装置を提供する。 - 特許庁
To provide an optical disk recording/reproducing device capable of accurately evaluating jitters by eliminating the omission of the measured data of an EFM/EFMPlus clock period, and an optical disk evaluation method.例文帳に追加
EFM/EFMPlusクロック期間の測定データの欠落を無くして、ジッタを正確に評価できる光ディスク記録再生装置及び光ディスク評価方法を提供する。 - 特許庁
To provide an electronic clock and its control method for displaying the residual quantity of electrical energy in a power source means, using an energy residual quantity display means, when switching operation mode of a driven means from drive mode to power-saving mode.例文帳に追加
被駆動手段の動作モードを駆動モードから節電モードに切換える際、電源手段の電気エネルギの残量をエネルギ残量表示手段によって表示する。 - 特許庁
To provide a high-performance optical information recording medium applied to land groove recording while a stable clock is secured, and an optical information recording/reproducing method and a device using the same.例文帳に追加
安定したクロックを確保しつつランドグルーブ記録に適用できる高性能な光学情報記録媒体及びそれを用いた光学的情報記録再生方法及び装置を提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|