「clock method」に関連した英語例文の一覧と使い方(34ページ目) - Weblio英語例文検索

To provide a data receiver capable of estimating the bit rate of a data transmitter and causing the data transmitter to synchronize a clock when a synchronization clock is not supplied from a network; and to provide a bit rate estimating method, a program, and a recording medium.例文帳に追加

ネットワークから同期クロックが供給されない場合に、データ送信装置のビットレートを推定し、データ送信装置にクロックを同期させることが可能なデータ受信装置、ビットレート推定方法、プログラム及び記録媒体を提供する。 - 特許庁

To provide a clock generator and an associated method for generating a clock signal, for driving a microprocessor or other digital circuit at relatively high frequencies, while reducing the spectral amplitude of EMI components as measured over a relatively large bandwidth.例文帳に追加

マイクロプロセッサまたは他のデジタル回路を比較的高い周波数でドライブするようにして、クロック信号を生成し、かつ比較的広い帯域幅に対して測定されるＥＭＩ成分のスペクトル振幅を減少するクロック生成器とする。 - 特許庁

To provide a data processing circuit, an image processor, and a data processing method for synchronizing data to be input in the timing of both edges of an input clock with an internal clock while achieving line isochronism by simple configurations.例文帳に追加

簡易な構成により、入力クロックに対して両エッジのタイミングで入力されるデータを、ライン等時性を実現しつつ、内部クロックに同期させるデータ処理回路、画像処理装置、及び、データ処理方法を提供すること。 - 特許庁

FLIP-FLOP CIRCUIT WITH DELAY FUNCTION, LATCH CIRCUIT WITH DELAY FUNCTION, DESIGNING METHOD FOR SEQUENCE CIRCUIT, AUTOMATIC DESIGNING DEVICE FOR CLOCK SIGNAL WIRE OF SEMICONDUCTOR INTEGRATED CIRCUIT, AND CLOCK SIGNAL WIRE OF SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

遅延機能付フリップフロップ回路、遅延機能付ラッチ回路、順序回路の設計方法、半導体集積回路におけるクロック信号配線の自動設計装置、及び、半導体集積回路におけるクロック信号配線の自動設計方法 - 特許庁

To provide a clock stop detection circuit and clock stop detection method that does not require any external component of an IC to be inspected and is capable of suppressing increase in component mounting area and product price.例文帳に追加

検査対象となるＩＣの外部部品を必要とせず、部品実装面積の増大と、製品価格の上昇を抑えることができるクロック停止検出回路およびクロック停止検出方法を提供することを目的とする。 - 特許庁

To provide an imaging device and an imaging element, suitable for outputting reading information related to reading of a pixel signal such as information representing a reading method (scanning) method of the pixel signal, and also suitable for reducing occurrence of malfunction due to deviation of a clock such as delay of a reference clock.例文帳に追加

画素信号の読出（走査）方式を示す情報などの画素信号の読み出しに係る読出情報を出力するのに好適で、基準クロックの遅延などのクロックのズレによる誤動作の発生を低減するのに好適な撮像装置及び撮像素子を提供する。 - 特許庁

A clock runs at the constant speeds, so there were a method of replacing a clock face every 15 days (wari-koma dial) and a method of exchanging two kinds of tenpu (weights), one for day and the other for night (nicho-tenpu), automatically at the border between day and night (ake-mutsu [dawn], kure-mutsu [dusk]). 例文帳に追加

時計の進む速度は基本として一定なので、15日ごとに時計の文字盤をはめ変える方式（割駒式文字盤）のものと、昼用と夜用の2種類の天符（おもり）を使用し、昼と夜の境（明六つ、暮六つ）ごとにそれぞれが自動的に切り替わる方式のもの（二丁天符）が存在した。 - Wikipedia日英京都関連文書対訳コーパス

This clock synthesizing method in layout designing of the semiconductor device by a computer is constituted so as to include an extraction step for extracting by the computer, on the basis of clock information of the circuit, a false path required for splitting clock trees in the circuit so as to be exclusive to each other and not to have overlapping portions and leaf points for leaf-treating the points other than flip-flops existing on the clock trees.例文帳に追加

コンピュータによる半導体装置のレイアウト設計におけるクロック合成方法において、回路のクロック情報に基づいて、回路におけるクロックツリーが互いに排他となり、重複部分がないようにクロックツリーを分割するために必要となるフォルスパス及びクロックツリー上に存在するフリップフロップ以外のポイントをリーフ扱いするためのリーフポイントをコンピュータにより抽出する抽出ステップを含むように構成する。 - 特許庁

As one method, the pixel clock frequency shift is calculated in some cases in order to correct the nonlinearity of the scanning line in the ROS.例文帳に追加

１つの方法として、ＲＯＳにおける走査線の非線形性を訂正するためにピクセル・クロック周波数偏移を計算することがある。 - 特許庁

To provide a method for synchronizing a reference clock with respect to a radio signal, during frequency recovery over a wide range of frequency differentials.例文帳に追加

ベースバンド周波数回復の際、電波信号に対して、広範囲な周波数差にわたり基準クロックを同期化する方法を提供する。 - 特許庁

CIRCUIT FOR EXTRACTING BIT TRANSITION POINT FROM NON-ZERO RECOVERY SIGNAL, PHASE-LOCKED CLOCK RECOVERY CIRCUIT USING THE SAME, AND METHOD OF CONTROLLING THE SAME例文帳に追加

非ゼロ復帰信号からビットの遷移点を抽出する回路とそれを用いた位相ロッククロックリカバリ回路および前記回路を制御する方法。 - 特許庁

To provide a method for emulating an SSE instruction which uses existing hardware efficiently and requires only a relatively few clock cycles.例文帳に追加

既存のハードウェアを効率よく使用し、かつ比較的少ないクロックサイクルしか必要としない、SSE命令セットをエミュレートする方法を提供する。 - 特許庁

The method and the device employed for the detection of a phase error between the edge of an input data signal and the edge of a clock signal are disclosed.例文帳に追加

入力データ信号のエッジとクロック信号のエッジとの間の位相誤差を検出するために使用される方法及び装置を開示する。 - 特許庁

To provide a communication apparatus and a communication method which accurately calculate deviation of a clock or time information caused by frequency deviation.例文帳に追加

周波数偏差に起因するクロックまたは時刻情報のずれを精度よく算出する通信装置、及び通信方法を提供すること - 特許庁

To provide a frequency monitor circuit, a clock supply device which can inexpensively be constructed, the maintenance of which is easy and a frequency monitor method.例文帳に追加

安価に構築することができ、メンテナンスが容易である周波数監視回路、クロック供給装置、および周波数監視方法を提供する。 - 特許庁

To provide a failure detector and a failure detection method for a semiconductor device, capable of detecting precisely a bridge trouble in a clock wire.例文帳に追加

クロック配線のブリッジ故障を精度よく検出できる半導体装置の故障検出装置及び故障検出方法を提供すること。 - 特許庁

To provide a clock wiring method which reduces variation in a timing margin for data transmission between flip-flops even if OCV (on-chip variation) exists.例文帳に追加

ＯＣＶがあっても、フリップフロップ間のデータ伝達に対するタイミングマージンの変動を少なくすることのできるクロック配線方法を提供する。 - 特許庁

To provide an image processor in which the degradation of image quality can be prevented even if the system clock frequency is altered, and to provide its processing method.例文帳に追加

システムクロック周波数を変更しても、画質の劣化を防ぐことができる画像処理装置及びその処理方法を提供すること。 - 特許庁

To provide a node synchronization method and apparatus which can be used for a different machine kind mixing computer system in which a common system clock is not shared.例文帳に追加

共通システム・クロックを共有しない異機種混合コンピュータ・システムに使用できる、ノードの同期を取る方法及び装置を提供する。 - 特許庁

To provide the interconnection structure of a semiconductor device, and its designing method, in which layout area can be reduced while interrupting clock noise surely.例文帳に追加

クロックノイズを確実に遮断しながらレイアウト面積を縮小できる半導体装置の配線構造およびその設計方法を提供する。 - 特許庁

The method of obtaining biological rhythm uses a variation curve representing the temporal change as a molecular clock table for supposing biological rhythm.例文帳に追加

この生体リズム取得方法では、前記経時的変化を示す変動曲線を、生体リズムを推定するための分子時計表として利用する。 - 特許庁

To provide a rotation spindle performance discriminating device which provides high reliability with a simple structure, a rotation spindle performance discriminating method and a clock.例文帳に追加

簡単な構造で、高い信頼性を得られる回転錘良否判別装置、回転錘良否判別方法および時計を提供すること。 - 特許庁

The method further delays the second clock signal by a predetermined amount of time when the first transition is substantially aligned with the second transition.例文帳に追加

この方法は更に、第１遷移部が第２遷移部と実質的に合っている場合、第２クロック信号を所定の時間量だけ遅延する。 - 特許庁

To provide a scan path circuit design method or the like which allows a scan path test to be performed for a logic circuit designed by gated clock design.例文帳に追加

ゲーティッドクロック設計により設計された論理回路に対してスキャンパステストを実行可能なスキャンパステスト回路設計方法等を提供する。 - 特許庁

To provide a "signal processor" and a "signal processing method" for surely performing D-A conversion even if a system clock is broken on the way.例文帳に追加

システムクロックが途中で途切れるような場合でも、確実にＤ／Ａ変換できる「信号処理装置」及び「信号処理方法」を提供する。 - 特許庁

To provide an apparatus and a method to control communication of time multiplexed data signal among asynchronous clock regions during hardware based emulation.例文帳に追加

ハードウェア・ベースのエミュレーション中に非同期クロック領域間の時間多重化データ信号の通信を管理する装置および方法を提供する。 - 特許庁

The method, algorithm, software, architecture, circuit and/or system for detecting an idle state and maintaining a clock/data recovery circuit (CDR) are indicated.例文帳に追加

アイドル状態を検出しクロック／データ・リカバリ回路を維持するための方法、アルゴリズム、ソフトウェア、アーキテクチャ、回路、および・あるいはシステムが開示される。 - 特許庁

CLOCK INFORMATION DISTRIBUTION PROCESSING SYSTEM, INFORMATION DISTRIBUTION DEVICE, INFORMATION DISTRIBUTION SYSTEM, PORTABLE TERMINAL DEVICE, INFORMATION RECORDING MEDIUM AND INFORMATION PROCESSING METHOD例文帳に追加

時計情報内容配信処理システム、情報配信装置、情報配信システム、携帯端末装置、情報記録媒体及び情報処理方法 - 特許庁

The method for receiving data in an integrated circuit chip includes receiving a data signal and a first clock signal transmitted by a transmission chip.例文帳に追加

集積回路チップでデータを受信する方法は、送信チップで送信されるデータ信号および第１のクロック信号を受信することを含む。 - 特許庁

RING OSCILLATING CIRCUIT, DELAYED TIME MEASURING CIRCUIT, TEST CIRCUIT, CLOCK SIGNAL GENERATING CIRCUIT, IMAGE SENSOR, PULSE GENERATING CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS TESTING METHOD例文帳に追加

リング発振回路、遅延時間測定回路、テスト回路、クロック発生回路、イメージセンサ、パルス発生回路、半導体集積回路、及び、そのテスト方法 - 特許庁

To provide a device and a method for temperature compensation in a clock oscillator using quartz crystals which is assembled with dual crystal oscillators therein.例文帳に追加

二連式水晶発振器を組み込んだ、水晶振動子を用いたクロック発振器において温度を補償するための機器及び方法である。 - 特許庁

To provide a receiver that can easily generate an accurate synchronizing clock with a simple configuration, and to provide an accumulation range updating method therefor and a program therefor.例文帳に追加

単純な構成で容易に正確な同期クロックを生成できる受信装置、その累積範囲更新方法及びそのプログラムを提供する。 - 特許庁

This method is concerned with a method for testing integrated circuits with a plurality of clock systems and integrated circuits on which testing is easy, and the method includes a step to insert a multiplexed scanning flip-flop into an integrated circuit.例文帳に追加

本発明は、複数のクロックシステムを持つ集積回路をテストするための方法、およびテストが容易な集積回路に関するが、この方法は、マルチプレクスド走査フリップ−フロップを集積回路に挿入するステップを含むむ。 - 特許庁

To correct out-of-sync between a data transmitter and a data communication apparatus by a simple method, in data communication apparatus and method of receiving data including a clock from the data transmitter.例文帳に追加

データ送信装置からクロックを含むデータを受信するデータ通信装置及びデータ通信システムにおいて、簡易な方法で、データ送信装置とデータ通信装置との同期ずれを補正する。 - 特許庁

To provide: a method of manufacturing silicon bonding films, which prevents generation of rare gas when anode bonding is performed; a method of manufacturing packages; a package; a piezoelectric oscillator; an oscillator; an electronic device; and an electric wave clock.例文帳に追加

陽極接合時に希ガスの発生を防止できるシリコン接合膜の製造方法、パッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器、及び電波時計を提供する。 - 特許庁

METHOD AND DEVICE FOR DETECTING WOBBLING SIGNAL, METHOD AND CIRCUIT FOR DETECTING OFFSET, TRACKING ERROR SIGNAL DETECTION DEVICE, CLOCK GENERATION CIRCUIT, WOBBLING INFORMATION DETECTION CIRCUIT, AND INFORMATION RECORDING/REPRODUCING DEVICE例文帳に追加

ウォブル信号検出方法および装置、オフセット検出方法および回路、トラッキング誤差信号検出装置、クロック生成回路、ウォブル情報検出回路、情報記録／再生装置 - 特許庁

To provide a printer and a program, which can offer high-quality printed matter without use of a high-speed clock or complicated control, a printing method, and an image processor, an image processing program, an image processing method, etc.例文帳に追加

高速なクロックや複雑な制御を用いなくとも高品質な印刷物が得られる印刷装置およびプログラム、印刷方法ならびに画像処理装置、プログラム、方法などの提供。 - 特許庁

Disclosed is a system and method for booting a host device from a peripheral device via an interface such as an MMC/SD interface including a power supply terminal, a data bus having a data bus terminal, a clock line having a clock terminal, and a command line having a command terminal.例文帳に追加

電源端子と，データバス端子を備えるデータバスと，クロック端子を備えるクロック線と，コマンド端子を備えるコマンド線と，を備えるＭＭＣ／ＳＤインタフェースのようなインタフェースを介して周辺デバイスからホストデバイスをブートするシステム及び方法である。 - 特許庁

To provide an externally synchronized sampling apparatus and an externally synchronized sampling method for suppressing attenuation of an external synchronizing clock signal, so as to be capable of preventing intrusion of noise during synchronization processing in the case of sampling a circuit in a measurement instrument at an external synchronizing clock.例文帳に追加

外部同期クロックによって、計測機器内の被サンプリング回路をサンプリングする際に外部同期クロック信号の減衰を抑え、同期処理中のノイズの混入を防止可能な外部同期サンプリング装置及び外部同期サンプリング方法を得る。 - 特許庁

A clock 3 has a function of receiving data, containing standard time, by a radio signal directly from an electric wave tower 6 or via an earthquake information transmitter 2, and to clock the present time using a generally known method.例文帳に追加

時計３は、電波塔６から直接、または地震情報送信機２を介して、標準時刻を含むデータを無線信号によって受信し、一般的に知られる方法を用いて現在時刻を計時するように調整する機能を有する。 - 特許庁

To provide a clock signal control method and device of a synchronous memory, a synchronous memory controller and a synchronous memory for reducing power consumption with high precision by controlling the supply of a clock signal to the synchronous memory to the minimum.例文帳に追加

同期型メモリへのクロック信号の供給を必要最低限に制御することで、高い精度で消費電力を削減できる同期型メモリのクロック信号制御方法および装置、同期型メモリ制御装置、並びに、同期型メモリを提供する。 - 特許庁

To provide a system, a method and a computer program for steering a time-of-day (TOD) clock for a computer system having a physical clock providing a time base for executing operations that is stepped to a common oscillator.例文帳に追加

共通発振器に対してステップ実行される操作を実行するための時間基準を提供する、物理クロックを有するコンピュータ・システム用の時刻（ＴＯＤ）クロックをステアリングするための、システム、方法、およびコンピュータ・プログラムを提供すること。 - 特許庁

To provide an apparatus and method for measuring a breaking clock of a race horse, capable of personally, simply and correctly measuring the breaking clock without an installation of a large scale facility and an apparatus, even if the breaking is implemented in an arbitrary course.例文帳に追加

調教をいずれのコースで行おうとも、大掛かりな設備や装置を設置する必要なく、個人的且つ簡易的に調教時計をより正確に計測できる競走馬の調教時計の計測装置及び計測方法を提供する。 - 特許庁

To provide a communication system capable of reproducing a clock suitable for data reproduction correctly following up the phase of a serial data signal even if a clock and data have large and fast relative jitters, a receiving apparatus, and a receiving method.例文帳に追加

クロックとデータに大きくて高速の相対ジッタがある場合であってもシリアルデータ信号の位相に正しく追従したデータ再生に最適なクロックを再生することが可能な通信システム、受信装置、および受信方法を提供する。 - 特許庁

To provide an asynchronous readout circuit and its method that can reduce the read access time loss during the readout, when reading the state of a circuit operating, in synchronism with a clock by using a read signal which is not synchronized with the clock.例文帳に追加

クロックに同期して動作する回路の状態をクロックに同期しないリード信号を用いて読み出すときにおいて、この読み出し時に生じるリードアクセスタイムロスを低減することができる非同期読み出し回路及び非同期読み出し方法を提供する。 - 特許庁