「clock method」に関連した英語例文の一覧と使い方(31ページ目) - Weblio英語例文検索

To provide a layout device and a layout method, allowing simple skew adjustment in a clock tree design.例文帳に追加

クロックツリー設計において、簡潔なスキュー調整をすることができるレイアウト装置及びレイアウト方法を提供すること。 - 特許庁

To provide a clock distribution element and a layout design method that can easily adjust duty ratio with high accuracy.例文帳に追加

簡易かつ精度良くデューティ比を調整することができるクロック分配素子及びレイアウト設計方法を提供すること。 - 特許庁

To provide a method for determining clock synchronization in an IP-connected network including a plurality of members within a domain.例文帳に追加

ドメイン内に複数のメンバを含むＩＰ接続されたネットワーク内のクロック同期を決定する方法を提供する。 - 特許庁

To provide a clock system and a time adjusting method that do not require a sufficiently strong signal for time adjustment.例文帳に追加

時間の調整に十分に強力な信号が必要でない時計設備及び時間調整方法を提供する。 - 特許庁

The clock can indicate time by using a rectilinear motion as a motion method for timepiece hands on the character plate.例文帳に追加

文字盤上の時計針の運動方法を直線運動にし、時刻を表示できるようにする事を特徴とする。 - 特許庁

To provide a method for manufacturing a balance-hairspring assembly 1 of a clock with micro-machinable material or silicon.例文帳に追加

時計のテンプ・ゼンマイ組立体１を、微少機械加工可能材料或いはシリコンで製造する方法を提供する。 - 特許庁

To provide a circuit and a method for recovering clock and data, which easily change a frequency range and easily adjust a characteristic.例文帳に追加

周波数範囲の変更を容易化し、特性の調整を容易化するクロックアンドデータリカバリ回路及び方法を提供。 - 特許庁

To provide an electroacoustic transducer and its manufacturing method where the assembling of the electroacoustic transducer can be simplified and an automatic machine with a high clock rate can be utilized for the assembling.例文帳に追加

組立を簡素化するとともに、高いクロックレートをもつ自動機械を組立に利用できるようにする。 - 特許庁

To expand capture range by only attaching a simple digital circuit to a clock extraction circuit of the conventional digital method.例文帳に追加

従来のディジタル方式のクロック抽出回路に簡単なディジタル回路を付加するのみでキャプチャレンジを拡大する。 - 特許庁

To provide a improved method and a device which collect digital data of a target system which uses spread spectrum clock.例文帳に追加

スペクトル拡散クロックを使用するターゲットシステムのデジタルデータを収集する改善された方法及び装置の提供。 - 特許庁

CLOCK PULSE FORMING METHOD, DEVICE, BUS SYSTEM AND SUBSCRIBER IN BUS SYSTEM HAVING AT LEAST ONE SUBSCRIBER例文帳に追加

少なくとも１つの加入者を有するバスシステム内におけるクロックパルス形成方法，その装置，バスシステム及び加入者 - 特許庁

TIME CORRECTING DEVICE FOR RAILROAD VEHICLE, GPS CLOCK FOR RAILROAD VEHICLE TIME CORRECTION, AND TIME CORRECTING METHOD FOR RAILROAD VEHICLE例文帳に追加

鉄道車両用時刻補正装置、鉄道車両時刻補正用ＧＰＳ時計および鉄道車両用時刻補正方法 - 特許庁

To provide a circuit and method which decrease a DC power consumption amount of a clock type ratio digital logic circuit.例文帳に追加

クロック式レシオ・デジタル論理回路の直流電力消費量を減少させる回路および方法を提供する。 - 特許庁

To provide a signal processing method and circuit, adjusting the phase of a sampling clock without depending upon a signal waveform.例文帳に追加

信号波形に依存せず、サンプリングクロックの位相を調整することが可能な信号処理方法及び回路を提供する。 - 特許庁

DISPLAY SYSTEM AND METHOD FOR TRANSMITTING DATA SIGNAL, CONTROL SIGNAL, CLOCK SIGNAL AND SETTING SIGNAL WITH EMBEDDING SYSTEM例文帳に追加

データ信号、制御信号、クロック信号及び設定信号を埋め込み方式で伝送するための表示システム及び方法 - 特許庁

PRESS-FITTING APPARATUS, METHOD OF MANUFACTURING PIEZOELECTRIC VIBRATOR, OSCILLATOR WITH PIEZOELECTRIC VIBRATOR, ELECTRONIC DEVICE, AND RADIO CLOCK例文帳に追加

圧入装置、及び、圧電振動子の製造方法、並びに、圧電振動子を備える発振器、電子機器、及び電波時計 - 特許庁

To provide a clock distributing circuit and method therefor for shortening the wiring length after distribution, and for reducing a waveform distortion.例文帳に追加

分配後の配線長を短くし且つ波形歪みを小さくするクロック分配回路およびクロック分配方法を得る。 - 特許庁

METHOD OF CONTROL FOR DELAY LOCKED LOOP, SEMICONDUCTOR DEVICE INCLUDING THE SAME AND SYSTEM OPERATED BY CLOCK SYNCHRONIZATION例文帳に追加

ディレイロックドループ、当該ディレイロックドループを含む半導体装置およびクロック同期により動作するシステムのための制御方法 - 特許庁

SIGNAL COMPARISON SYSTEM AND METHOD FOR IMPROVING DATA ANALYSIS BY DECIDING TRANSITION OF DATA SIGNAL TO CLOCK SIGNAL例文帳に追加

クロック信号に対してデ—タ信号の遷移を判断することによりデ—タ分析を改善する信号比較システム及び方法 - 特許庁

CLOCK REPRODUCING AND TIMING METHOD IN SYSTEM HAVING PLURAL DEVICES AND MEMORY CONTROLLER WITH FLEXIBLE DATA ALIGNMENT例文帳に追加

複数のデバイスおよび柔軟なデータ整列を用いるメモリコントローラを有するシステムにおけるクロック再生およびタイミング方法 - 特許庁

To provide a logic circuit design method for adjusting a clock skew occurred between scan FFs constituting a scan path.例文帳に追加

スキャンパスを構成するスキャンＦＦ間に発生するクロックスキューを調整するための論理回路設計方法を提供する。 - 特許庁

To provide a design method for achieving the low power consumption with higher efficiency using a clock gating circuit.例文帳に追加

クロックゲーティング回路を使用した、より効率的な低消費電力化を実現するための設計方法を提供する。 - 特許庁

To provide a timing adjustment circuit which adjusts the phase of an internal clock signal with high accuracy, and also to provide a timing adjusting method and a method for calculating a correction value.例文帳に追加

内部クロック信号の位相を高精度に調整するタイミング調整回路、タイミング調整方法及び補正値算出方法を提供すること。 - 特許庁

DATA RECEIVER, SOURCE CLOCK REGENERATING METHOD USED FOR IT, AND RECORDING MEDIUM RECORDING PROGRAM TO ALLOW COMPUTER TO EXECUTE THE METHOD AND READ BY THE COMPUTER例文帳に追加

データ受信装置、これに用いられるソースクロック再生方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁

To provide a serial data transmission method and a serial transmission circuit that transmit data at a transmission speed four times the conventional method without revising a reference clock frequency.例文帳に追加

基準クロック周波数を変更することなく、４倍の伝送速度でデータを伝送するシリアルデータ伝送方法、及び、シリアル伝送回路を提供する。 - 特許庁

This method can be utilized for not only one-dimension displaying operations but also two-dimension or rotation-angle displaying operations, and can be adopted as a displaying method of another measuring device such as a clock.例文帳に追加

この手法は１次元に限らず、２次元や、回転角の表示に利用でき、時計などのその他の測定器の表示に置き換えることも可能である。 - 特許庁

INTERLOCKING DISPLAY METHOD OF CLOCK AND IMAGE, INTERLOCKING DISPLAY METHOD OF CALENDAR AND IMAGE, IMAGE DISPLAY DEVICE, IMAGING APPARATUS, INFORMATION RETRIEVAL CALENDAR DISPLAY SYSTEM AND PROGRAM例文帳に追加

時計と画像の連動表示方法、カレンダと画像の連動表示方法、画像表示装置、撮像装置、情報検索カレンダ表示システム、及びプログラム - 特許庁

The method comprises privacy and security layer architecture embedded into a financial institution and "clock control" identifying, authorizing and accounting (AAA) method.例文帳に追加

同システム及び方法は、金融機関に組み込まれるプライバシー＆セキュリティ・レイヤ・アーキテクチャ及び「クロック制御」認証、承認及び会計（ＡＡＡ）方法から成る。 - 特許庁

To provide a loop network controlled synchronization system by which a network synchronizing device avoids a closed clock signal and automatically switches clock paths due to fault in a transmission path, and to provide its switching method.例文帳に追加

クロック信号閉鎖状態を回避して網同期装置が伝送路障害発生によるクロックパスの切り替えを自動的に行うループ網従属同期システム及びその切り替え方法を提供する。 - 特許庁

The method includes a step for statistically combining the jitters of the respective stages of a path or a couple of paths in the clock tree with one another in order to calculate the jitters related to the path or the pair of paths in the clock tree.例文帳に追加

本方法は、クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップを含む。 - 特許庁

To provide an electronic apparatus, in which the frequency can be monitored at an accuracy level higher than the required accuracy level by one order, a synchronous clock supply unit and a synchronous clock supply method.例文帳に追加

必要周波数精度の１桁以上精度の良い発振手段を用いず周波数精度の監視ができる電子装置、同期クロック供給装置及び同期クロック供給方法を提供すること。 - 特許庁

To provide a data synchronizing method and a data synchronizing circuit which has no need of high time-accuracy for generating a clock pulse for masking a clock signal even having an elevated frequency.例文帳に追加

クロック信号の周波数が高くなった場合についても、クロック信号をマスクするためのクロックパルスの発生に高い時間精度を必要としないデータ同期方法及びデータ同期回路を提供する。 - 特許庁

To provide a clock uninterruptible switching device and method, which can prevent out-of-synchronization from occurring at the time of clock switching using a PLL circuit regardless of degree of phase shift of clocks of two systems.例文帳に追加

２つの系のクロックの位相ずれの程度に係わらず、ＰＬＬ回路を用いたクロックの切り替え時に同期外れの発生を防止することのできるクロック無瞬断切替装置および方法を得ること。 - 特許庁

The method includes a step of statistically synthesizing the jitter in each stage of a path or a pair of paths inside the clock tree with each other to calculate the jitter associated to the path or the pair of paths inside the clock tree.例文帳に追加

本方法は、クロックツリー中の経路又は経路対に関するジッタを計算するため、クロックツリー中の経路又は経路対の各ステージのジッタを互いに統計的に合成するステップを含む。 - 特許庁

To provide a design method and design device of a semiconductor integrated circuit for minimizing power consumption in a clock signal part while minimizing a clock skew under manufacturing variation and to provide a computer program.例文帳に追加

製造バラつきの下で、クロックスキューの最小化しつつ、クロック信号部での消費電力を最小化する半導体集積回路の設計方法、設計装置および、コンピュータプログラムを提供する。 - 特許庁

To provide a dial plate for a clock of a silver color superior in aesthetic appearance, especially, with a method that is friendly to the environment, and to provide the clock having the dial plate.例文帳に追加

美的外観に優れた銀色の色彩を有する時計用文字板を提供すること、特に環境に優しい方法で提供すること、また、前記時計用文字板を有する時計を提供すること。 - 特許庁

To provide a data transferring circuit which realizes fast data processing with a minimum delay circuit scale by the distribution method of a clock distribution circuit by allowing the skew of a clock signal in some degree.例文帳に追加

クロック信号のスキューをある程度許容して、クロック分配回路の分配方法により、最小遅延回路規模であって、データ処理の高速性を実現するデータ転送回路を提供する。 - 特許庁

A timing signal generation circuit 20 generates a clock signal CLK1 of which the rate is same as a data rate of the modulation method specified by the mode selection signal, and a clock signal CLK 2 at a symbol period.例文帳に追加

タイミング信号発生回路２０は、モード選択信号によって指定される変調方式のデータレートと等速のクロック信号ＣＬＫ１と、シンボル周期のクロック信号ＣＬＫ２とを発生する。 - 特許庁

To provide a design method and a design device for a semiconductor integrated circuit, and a computer program, minimizing power consumption in a clock signal part while minimizing a clock skew under production variation.例文帳に追加

製造バラつきの下で、クロックスキューの最小化しつつ、クロック信号部での消費電力を最小化する半導体集積回路の設計方法、設計装置および、コンピュータプログラムを提供する。 - 特許庁

To provide a clock control method of a diversity receiver capable of reproducing stable clock with little jitter, fewer phase errors or the like even if the quality of a reception signal is in a low state, and also to provide a diversity receiver.例文帳に追加

受信信号品質が低下していたとしても、ジッタや位相誤差等の少ない安定したクロック再生が行えるダイバーシチ受信機のクロック制御方法およびダイバーシチ受信機を提供する。 - 特許庁

To surely control a clock jitter for a semiconductor integrated circuit for a programmable device and the like in a comparatively short time and at a comparatively low cost as to a clock jitter controlling method and a program therefor.例文帳に追加

クロックジッタ抑制方法及びプログラムにおいて、比較的短時間、且つ、比較的低コストでプログラマブルデバイス等の半導体集積回路のクロックジッタを確実に抑制することを目的とする。 - 特許庁

To solve the problem that a processor consumes a useless power since a method for setting the clock frequency of a clock to be supplied to a processor to a value obtained by assuming the maximum processing quantity to be performed by the processor.例文帳に追加

プロセッサに対して供給するクロックのクロック周波数をプロセッサが行う最大処理量を想定した値に設定する方法が用いられていたため、プロセッサが無駄な電力を消費する。 - 特許庁

To provide a clock frequency control method and a computer program that can appropriately change the clock frequency of a processing unit in accordance with the number, scale or computational complexity of application programs executed.例文帳に追加

実行するアプリケーションプログラムの数、規模又は演算量等に応じて、処理装置のクロック周波数を適切に変更することができるクロック周波数制御方法及びコンピュータプログラムの提供。 - 特許庁

The method and device would allow videos taken by an electronic device with input clock frequency other than 27 MHz, to be encoded by using two different clock frequencies for playing back on TV.例文帳に追加

方法および装置は２７ＭＨｚ以外入力クロック周波数を有する電子装置で撮られたビデオを２つの異なったクロック周波数を用いて符号化してテレビで再生することを可能にする。 - 特許庁

Also, the transmission request condition of up/down transmission delay difference is satisfied at a receiving terminal by using an adaptive clock method so as to be able to reproduce a clock being independent of the network in order to reproduce synchronous clock of a transmission line protection delay signal being an asynchronous signal.例文帳に追加

また、受信端で、非同期信号である送電線保護継電器信号の同期クロック再生のため、網と独立的なクロックの再生ができるように、適応クロック法を用いることにより、上下向伝送遅延差の伝送要求条件が満足されるようにする。 - 特許庁