「clock method」に関連した英語例文の一覧と使い方(30ページ目) - Weblio英語例文検索

To provide a phase lock loop in restoration of a wideband channel clock and a static phase error control method for the same.例文帳に追加

広帯域チャンネルクロック復元時の位相同期ループ及びその静止位相誤差制御方法を提供する。 - 特許庁

METHOD AND SYSTEM FOR PRESUMING RELATIVE CLOCK FREQUENCY DIFFERENCE IN ORDER TO RAISE BI-DIRECTIONAL RADIO DISTANCE MEASURING ACCURACY例文帳に追加

双方向無線測距精度を向上させるために相対クロック周波数差を推定する方法およびシステム - 特許庁

To provide a device and a method for accessing a memory core two times or more in one clock cycle using self-timing logic.例文帳に追加

自己タイミング論理を使用し、１クロックサイクル中にメモリコアを２回以上アクセスする装置と方法を開示する。 - 特許庁

To provide a clockskew adjusting device and method capable of more accurately adjusting skew of a clock net.例文帳に追加

クロックネットのスキュー調整をより正確に行うことができるクロックスキュー調整装置及び方法を提供する。 - 特許庁

To improve accuracy of a distance measuring apparatus without increasing sampling clock frequency by a relatively easy method.例文帳に追加

比較的簡単な方法により、サンプリングクロック周波数を上げることなく、測距装置の精度を向上させる。 - 特許庁

MANUFACTURING METHOD OF DECORATION, TOOL FOR MOUNTING DECORATION MATERIAL, STRUCTURE OF DECORATION MATERIAL MOUNTING/FIXING SECTION, DECORATION, AND CLOCK例文帳に追加

装飾品の製造方法、装飾材取付用工具、装飾材取付固定部構造、装飾品及び時計 - 特許庁

STATION-SIDE DEVICE OF PON SYSTEM, RECEIVING PART, CLOCK AND DATA REPRODUCTION PART, AND METHOD OF UPSTREAM COMMUNICATION FOR PON SYSTEM例文帳に追加

ＰＯＮシステムの局側装置、受信部、クロック及びデータ再生部、及び、ＰＯＮシステムの上り方向通信方法 - 特許庁

CLOCK SUPPLY SYSTEM AND METHOD IN ATM EXCHANGE NETWORK AND RECORDING MEDIUM STORING ITS CONTROL PROGRAM例文帳に追加

ＡＴＭ交換網におけるクロック供給システム及び方法並びにその制御プログラムを記録した記録媒体 - 特許庁

METHOD FOR GENERATING CLOCK SIGNAL IN ACCURATE PHASE FROM INPUTTED OPTICAL SIGNAL, AND OPTICAL RECEIVER FOR THE SAME例文帳に追加

光入力信号から正確な位相のクロック信号を発生する方法、およびそのための光受信機 - 特許庁

DELAY LINE UNIT FOR DELAY LOCKED LOOP CIRCUIT AND METHOD OF LOCKING CLOCK SIGNAL DELAY IN DELAY LOCKED LOOP CIRCUIT例文帳に追加

遅延固定ループ回路の遅延ライン部及び遅延固定ループ回路におけるクロック信号の遅延固定方法 - 特許庁

To provide a clock driving method for devices which can prevent malfunction due to simultaneous operations.例文帳に追加

同時動作による誤動作を防ぐとを可能とした複数の装置に対するクロック駆動方法を提供する。 - 特許庁

To provide a method and device for maintaining the frequency of a clock/data recovery circuit during the low power mode of a transmitter.例文帳に追加

送信機が低電力モード中にクロック／データ・リカバリ回路周波数を維持するための方法および装置。 - 特許庁

To provide a method and a device for regulating a clock frequency and voltage to be supplied to an integrated circuit.例文帳に追加

集積回路に供給されるクロック周波数と電圧を調整する方法と装置が提供される。 - 特許庁

ALARM FUNCTION CONTROLLER, CLOCK WITH ALARM FUNCTION, MOBILE TELEPHONE, MOBILE ELECTRONIC APPARATUS AND CONTROL METHOD FOR ALARM FUNCTION例文帳に追加

アラーム機能制御装置、アラーム機能付時計、携帯電話機、携帯電子機器、およびアラーム機能制御方法 - 特許庁

PIEZOELECTRIC VIBRATION PIECE, PIEZOELECTRIC VIBRATOR, METHOD OF MANUFACTURING PIEZOELECTRIC VIBRATOR, OSCILLATOR, AND ELECTRONIC EQUIPMENT AND RADIO WAVE CLOCK例文帳に追加

圧電振動片、圧電振動子、及び圧電振動子の製造方法、並びに発振器、電子機器及び電波時計 - 特許庁

A method which includes accessing a description of a chip is provided, wherein the chip includes sequential elements and a clock mesh (CM).例文帳に追加

チップの記述にアクセスすることを含む方法が提供され、チップはシーケンシャル要素及びクロックメッシュ(CM)を有する。 - 特許庁

To provide a ring oscillator, its method and its system capable of generating a clock signal with a high frequency.例文帳に追加

高周波数のクロック信号を発生することができるリングオシレータ、その方法及びそのシステムを供給する。 - 特許庁

RESETTING CIRCUIT OF DATA PATH USING CLOCK ENABLE SIGNAL, RESETTING METHOD, AND SEMICONDUCTOR MEMORY DEVICE EQUIPPED WITH THE SAME例文帳に追加

クロックイネーブル信号を利用したデータ経路のリセット回路、リセット方法及びこれを備える半導体メモリ装置 - 特許庁

PIXEL CLOCK GENERATOR, IMAGE FORMING APPARATUS, MAIN SCANNING MAGNIFICATION CORRECTING METHOD, MAIN SCANNING MAGNIFICATION CORRECTING PROGRAM, AND RECORDING MEDIUM例文帳に追加

画素クロック生成部、画像形成装置、主走査倍率補正方法、主走査倍率補正プログラム及び記録媒体 - 特許庁

METHOD OF CREATING ABSOLUTE VELOCIMETER ACCORDING TO ABSOLUTE TIME AND ABSOLUTE CLOCK, AND GRAVIMETER AND ABSOLUTE RANGE FINDER例文帳に追加

絶対時間及び絶対時計による絶対速度計及び重力度計と絶対距離計創出の方法 - 特許庁

CONTACTLESS ENERGY TRANSMISSION DEVICE, ELECTRONIC CLOCK, CHARGING DEVICE, AND METHOD OF DETERMINING CORE FORM OF THE CONTACTLESS ENERGY TRANSMISSION DEVICE例文帳に追加

非接触エネルギー伝送装置、電子時計、充電装置、非接触エネルギー伝送装置のコア形状決定方法 - 特許庁

To provide a latency deciding circuit and a latency deciding method by which latency can be adjusted performed by a clock frequency.例文帳に追加

クロック周波数によってレイテンシ調節が可能なレイテンシ決定回路及びレイテンシ決定方法を提供する。 - 特許庁

To provide a method of generating an internal clock for a semiconductor memory device and the semiconductor memory device using the same.例文帳に追加

半導体メモリ装置の内部クロック生成方法及びこれを利用した半導体メモリ装置を提供すること。 - 特許庁

METHOD OF WARM-UP CONTROL OF CRYSTAL OSCILLATOR HAVING THERMOSTAT, CLOCK GENERATING CIRCUIT USING THE SAME METHOD AND COMMUNICATION BASE STATION DEVICE FOR MOBILE COMMUNICATION例文帳に追加

恒温槽付水晶発振器のウォ−ムアップ制御方法とこの方法を用いたクロック生成回路及び移動体通信基地局装置 - 特許庁

To provide a method of generating a clock pulse delays for an IC tester independently of the on-the-fly timing control and a circuit for executing this method.例文帳に追加

オンザフライタイミング制御に依らないＩＣ試験装置のクロックパルス遅延発生方法およびこの方法を実施する回路を提供する。 - 特許庁

To efficiently transfer data according to a handshake method without shortening the internal clock cycle based on a burst transfer method.例文帳に追加

バースト転送方式による内部クロックの周期を短縮することなく、ハンドシェイク方式によりデータの転送を効率よく行うことを目的とする。 - 特許庁

MULTI-MODE LATCH TIMING CIRCUIT, LOGIC CIRCUIT, METHOD OF OPERATING THE LOGIC CIRCUIT, AND METHOD OF REDUCING CLOCK POWER REQUIRED BY THE LOGIC CIRCUIT例文帳に追加

マルチモードラッチタイミング回路、ロジック回路、ロジック回路を動作させる方法、および、ロジック回路により必要とされるクロック電力を低減する方法 - 特許庁

METHOD OF MANUFACTURING PIEZOELECTRIC VIBRATOR, PIEZOELECTRIC VIBRATOR PRODUCED BY THE MANUFACTURING METHOD, AND OSCILLATOR, ELECTRONIC APPARATUS AND ELECTRIC WAVE CLOCK HAVING THE PIEZOELECTRIC VIBRATOR例文帳に追加

圧電振動子の製造方法、該製造方法によって製造される圧電振動子、該圧電振動子を有する発振器、電子機器及び電波時計 - 特許庁

Also, a driving method of the semiconductor memory device includes a step for outputting a DLL clock in which an internal clock is delay-locked, a step for controlling data eye if data, and a step for outputting the data synchronizing with the input of the DLL clock.例文帳に追加

また、内部クロックが遅延ロックされたＤＬＬクロックを出力するステップと、データのデータアイを制御するステップと、前記データを前記ＤＬＬクロックの入力に同期して出力するステップとを含む半導体メモリ装置の駆動方法を提供する。 - 特許庁

To provide a memory card capable of improving a problem with occurrence of skew of data and clock signals by providing the clock signals from a data transferring side, and improving a data transfer speed by increasing a clock frequency, digital equipment, and a method of interfacing these two devices with each other.例文帳に追加

それぞれデータを転送する側からクロック信号を提供してデータとクロックとのスキュー発生問題を改善し、かつクロック周波数を高めてデータ転送速度を向上させうるメモリカードと、デジタル機器及び二つの装置間のデータインタフェース方法を提供する。 - 特許庁

To provide an on-die termination control method and an associated control circuit in which an on-die termination operation can be performed in desired timing by solving a clock domain error between a delay locked loop clock and an internal clock regardless of a frequency at which on-die termination operates.例文帳に追加

オンダイターミネーションが動作する周波数に関係なく、遅延固定ループクロックと内部クロックとの間のクロックドメインエラーを解決し、所望のタイミングにオンダイターミネーション動作を行うことができるオンダイターミネーション制御方法及びそれに係る制御回路を提供する。 - 特許庁

To provide a clock frequency divider and a clock frequency dividing method in a delay locked loop in which a frequency of an inputted external clock is automatically divided into a low frequency band or a high frequency band and an optimal divided frequency waveform is selected in accordance with the band.例文帳に追加

入力される外部クロックの周波数が低周波帯域にあるか高周波帯域にあるかを自動的に区分できて、それに応じて最適の分周波形を選択できるディレイロックループにおけるクロック分周器及びクロック分周方法を提供する。 - 特許庁

To provide an electronic clock for automatically changing modes and for improving the operability and working efficiency, after data are outputted intermittently as in rate measurement, and to provide a control method of the electronic clock, a control program of the electronic clock, and a recording medium.例文帳に追加

歩度測定のような間欠的にデータを出力した後に、自動的にモード変更を行うことができ、その操作、作業性を向上できる電子時計、この電子時計の制御方法、この電子時計の制御プログラムおよび記録媒体を提供する。 - 特許庁

Further, since a value of a clock frequency division ratio generated on the simulation model 31 side is made to be taken into the clock controller 50 simultaneously with access to a slave model 32 from the CPU 41, a simulation method having extremely small overhead for clock control (adjustment) can be achieved.例文帳に追加

更に、シミュレーションモデル３１側で生成されたクロック分周比の値を、ＣＰＵ４１からスレーブモデル３２へのアクセスと同時に、クロックコントローラ５０内に取り込むようにしたので、クロック制御（調整）のためのオーバヘッドが極めて少ないシミュレーション方法を実現できる。 - 特許庁

To provide a clock reproducing method with which accurate clock reproduction can be performed even if a duty ratio of Manchester data is considerably varied, and a Manchester decoding method in small circuit scale with which Manchester data can be decoded without using a unique word or the like.例文帳に追加

マンチェスタデータのデューティ比が大きく変動しても、精度の良いクロック再生が可能なクロック再生方法と、ユニークワード等を用いないマンチェスタデータの復号が可能な、回路規模の小さいマンチェスタ復号方法とを提供する。 - 特許庁

The method is equipped with steps: to generate a clock pulse with a single wavelength based on input signal light; to diffuse a spectrum of the clock pulse by supplying the clock pulse to an optical waveguide structure to provide a nonlinear optical effect; and to generate a plurality of clock pulses having a plurality of wavelengths by supplying the clock pulse with the diffused spectrum to an optical filter having a plurality of pass bands.例文帳に追加

入力信号光に基づき単一波長を有するクロックパルスを生成するステップと、非線形光学効果を提供する光導波構造に上ロックパルスを供給してクロックパルスのスペクトルを拡散させるステップと、複数の通過帯域を有する光フィルタにスペクトルが拡散されたクロックパルスを供給して複数の波長を有する複数のクロックパルスを生成するステップとを備えた方法。 - 特許庁

DIGITAL MODULATION CIRCUIT AND METHOD, DIGITAL DEMODULATION CIRCUIT AND METHOD, DEMODULATING CARRIER GENERATING CIRCUIT AND METHOD, AND DEMODULATING BIT CLOCK GENERATING CIRCUIT AND METHOD例文帳に追加

デジタル変調回路およびデジタル変調方法、デジタル復調回路およびデジタル復調方法、復調用キャリアの生成回路および生成方法、並びに復調用ビットクロックの生成回路および生成方法 - 特許庁

To accurately and easily estimate in a short time the effects of a gate overhead of a clock synthesizing part and of power consumption generated in a circuit by automatically creating a CTS (clock tree synthesis) constraint file from clock definition information of STA (static timing analysis) regarding a clock synthesizing method, a semiconductor device and a program.例文帳に追加

本発明は、クロック合成方法、半導体装置及びプログラムに関し、ＳＴＡのクロック定義情報からＣＴＳ制約ファイルを自動生成することにより、短時間で、正確に、且つ、容易にクロック合成部分のゲートオーバーヘッドの影響と回路に生じる消費電力の影響を見積もることを可能とすることを目的とする。 - 特許庁

To provide a clock supplying device and method capable of performing a high speed operation by supplying a clock without waiting for the oscillation stabilization of a clock multiplying PLL even just after a power is supplied, and reducing power consumption by stopping the operation of the clock multiplying PLL in a power saving mode.例文帳に追加

電源投入直後であってもクロック逓倍ＰＬＬの発振安定化を待たずにクロック供給を行うことで高速動作を行う事が可能であり、また省電力モード時において、クロック逓倍ＰＬＬの動作を停止することで低消費電力を実現できることを可能としたクロック供給装置及びクロック供給方法を提供する。 - 特許庁

In the clock distribution circuit and distribution method and the clock supply circuit, the length of a 1st clock wire is controlled to be nearly equal to the length of a 2nd clock wire, and a difference between the length of a feedback loop of a 1st PLL circuit and that of a 2nd PLL circuit is controlled so as to be nearly equal to the length of the transmission line.例文帳に追加

本発明のクロック分配回路及び分配方法並びにクロック供給回路は、第１のクロック線の長さと第２のクロック線の長さとがほぼ等しく、且つ、第１のＰＬＬ回路のフィードバックループの長さと第２のＰＬＬ回路のフィードバックループの長さとの差が伝送路の長さにほぼ等しくなる様に配線長制御されてなる。 - 特許庁

This clock system/method attains both a purpose as to tuning possibility of a bias modulation clock and a purpose as to quickness of the sampling clock, while using a radiation resistant type electronic component of low performance easy to be used, by not using two derivatives of the same clock but by separating the two clocks.例文帳に追加

このクロック・システム及び方法は、同じクロックの２つの派生物を使用するのではなく、２つのクロックを分離することにより、容易に使用可能な低性能の耐放射線型の電子部品を使用しながらも、バイアス変調クロックのチューン可能性に関する目的と、サンプリング・クロックの高速性に関する目的との両方を実現することができる。 - 特許庁

A method of designing a semiconductor device comprises steps of (A) arranging a group of cells 10, 12 as clock distribution targets; and (B), after the step (A), arranging a plurality of clock driver cells 20 for driving clocks in such a manner that each of the clock driver cells is not overlapped with a prohibition region 30 of a predetermined size surrounding the other clock driver cells.例文帳に追加

本発明に係る半導体装置の設計方法は、（Ａ）クロック分配の対象となるセル群１０，１２を配置するステップと、（Ｂ）上記（Ａ）ステップの後、クロックを駆動するための複数のクロックドライバセル２０を、各クロックドライバセルが他のクロックドライバセルを囲む所定の大きさの禁止領域３０に重ならないように配置するステップと、を有する。 - 特許庁

To provide an integrated circuit wherein delay of a clock signal can be restrained and operation is stable, and a method for manufacturing the integrated circuit.例文帳に追加

クロック信号の遅延を抑制できて、動作が安定な集積回路およびその製造方法を提供する。 - 特許庁

To achieve parallel high-speed transmission equal to or better than a source synchronous transfer method without requiring a source clock signal.例文帳に追加

ソースクロック信号を必要とせずにソースシンクロナス転送方式と同等以上の並列高速伝送を実現する。 - 特許庁

To provide a method for transmitting data in a system including at least one data channel and a separate clock channel.例文帳に追加

少なくとも一つのデータチャンネルと、これとは分離されたクロックチャンネルを含むシステムでのデータの伝送方法を開示する。 - 特許庁