「clock method」に関連した英語例文の一覧と使い方(29ページ目) - Weblio英語例文検索

PIEZOELECTRIC VIBRATION ELEMENT MANUFACTURING METHOD AND PIEZOELECTRIC VIBRATION ELEMENT, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC APPARATUS, AND RADIO CLOCK例文帳に追加

圧電振動片の製造方法及び圧電振動片、圧電振動子、発振器、電子機器並びに電波時計 - 特許庁

METHOD OF MANUFACTURING PIEZOELECTRIC VIBRATION PIECE, PIEZOELECTRIC VIBRATION PIECE, WAFER, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC EQUIPMENT, AND RADIO CLOCK例文帳に追加

圧電振動片の製造方法、圧電振動片、ウエハ、圧電振動子、発振器、電子機器及び電波時計 - 特許庁

AUTOMATION SYSTEM AND METHOD FOR CLOCK TIME, PROCESS AND/OR MACHINE OPTIMIZATION例文帳に追加

クロックタイムの最適化、プロセスの最適化及び／又は機械の最適化のための自動化システム及びその方法 - 特許庁

WIRING PROCESSOR FOR CLOCK SUPPLY CIRCUIT, WIRING METHOD THEREOF AND RECORDING MEDIUM WITH THE SAME RECORDED THEREIN例文帳に追加

クロック供給回路の配線処理装置とその配線方法及びこの方法を記録した記録媒体 - 特許庁

CHARGE PUMP, DYNAMIC REGULATOR, AND METHOD OF GENERATING CLOCK SIGNAL FOR USE IN CHARGE PUMP例文帳に追加

チャージポンプ、ダイナミックレギュレータ、およびチャージポンプ装置で使用するためのクロック信号を発生するための方法 - 特許庁

BUS ARBITRATION SYSTEM FOR SAVING ON POWER CONSUMPTION BASED ON SELECTIVE CLOCK CONTROL AND METHOD THEREOF例文帳に追加

選択的なクロック制御に基づいて消費電力を節減させるバス仲裁システム及びその方法 - 特許庁

SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND DELAY COMPENSATION METHOD FOR CLOCK SIGNAL IN SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE例文帳に追加

半導体集積回路装置および半導体集積回路装置におけるクロック信号の遅延補正方法 - 特許庁

FREQUENCY MULTIPLIER, DATA OUTPUT BUFFER OF SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND MULTIPLICATION METHOD OF CLOCK FREQUENCY例文帳に追加

周波数逓倍器、半導体装置の出力バッファ、半導体装置、およびクロック周波数の逓倍方法 - 特許庁

To provide a superior method for performing clock synchronization between an automatic testing device and a device to be measured.例文帳に追加

自動試験装置と被測定デバイスとの間におけるクロック同期のための優れた方法を提供する。 - 特許庁

METHOD, CIRCUIT, AND SYSTEM FOR GENERATING DELAYED HIGH FREQUENCY CLOCK SIGNAL USED FOR SPREAD SPECTRUM CLOCKING例文帳に追加

スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させる方法、回路、及びシステム - 特許庁

To provide a method in which an electronic clock having an altimeter mode automatically slips out of the mode.例文帳に追加

高度計モードを有する電子時計が、前記モードから自動的に抜け出す方法を提供すること。 - 特許庁

CIRCUIT AND METHOD FOR DETERMINING PHASE DIFFERENCE BETWEEN SAMPLE CLOCK AND SAMPLED SIGNAL BY LINEAR APPROXIMATION例文帳に追加

直線近似によってサンプルクロックとサンプルした信号との間の位相差を決定する回路及び方法 - 特許庁

METHOD AND DEVICE FOR DETERMINING CLOCK WAVEFORM DISTORTION IN TRANSMISSION EMULATION OR MEASUREMENT例文帳に追加

伝送シミュレーション又は実測におけるクロック波形歪み判定方法及びクロック波形歪み判定装置 - 特許庁

HIGH-SPEED MIXED ANALOG/DIGITAL PRML DATA DETECTION, CLOCK RECOVERY APPARATUS, AND METHOD FOR DATA STORAGE例文帳に追加

データ格納のための高速混成アナログ／デジタルＰＲＭＬデータ検出及びクロック復元装置及び方法 - 特許庁

PIEZOELECTRIC VIBRATION CHIP, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC APPARATUS, RADIO WAVE CLOCK, AND METHOD OF MANUFACTURING PIEZOELECTRIC VIBRATION CHIP例文帳に追加

圧電振動片、圧電振動子、発振器、電子機器及び電波時計並びに圧電振動片の製造方法 - 特許庁

ELECTRONIC EQUIPMENT, ELECTRONICALLY CONTROLLED MECHANICAL CLOCK, METHOD OF CONTROL, CONTROL PROGRAM FOR ELECTRONIC EQUIPMENT, AND RECORDING MEDIUM例文帳に追加

電子機器、電子制御式機械時計、それらの制御方法、電子機器の制御プログラムおよび記録媒体 - 特許庁

To provide a production method for dial of which the simplified forms do not come off even under shocks, and to provide a clock.例文帳に追加

衝撃を加えて略字が離脱しない文字板の製造方法及び時計を提供すること。 - 特許庁

To provide a performance monitor circuit capable of specifying a sampling interval by clock cycle and a method thereof.例文帳に追加

サンプリング間隔をクロック・サイクル単位で指定できる性能モニタ回路及びその方法を提供する。 - 特許庁

To provide a performance clock generation device capable of accurately generating a performance clock matched with the progression of musical pieces and improving precision at each time when performing processing, and to provide a data reproducing device, a performance clock generation method, a data reproducing method, and a program.例文帳に追加

楽曲の進行にあわせた演奏クロックを精度よく生成することができるとともに、処理を行う度により精度を向上させることができる演奏クロック生成装置、データ再生装置、演奏クロック生成方法、データ再生方法およびプログラムを提供すること。 - 特許庁

METHOD AND DEVICE FOR MONITORING TRANSFER SIGNAL, TIMING ADJUSTING METHOD FOR CLOCK SIGNAL, DRIVING CIRCUIT, ELECTROOPTICAL DEVICE, AND ELECTRONIC EQUIPMENT例文帳に追加

転送信号のモニタリング方法及び装置、並びにクロック信号のタイミング調整方法、駆動回路、電気光学装置、及び電子機器 - 特許庁

ELECTRONIC EQUIPMENT, ELECTRONICALLY CONTROLLED MECHANICAL CLOCK, CONTROL PROGRAM FOR ELECTRONIC EQUIPMENT, RECORDING MEDIUM, METHOD OF CONTROLLING ELECTRONIC EQUIPMENT, AND METHOD OF DESIGNING ELECTRONIC EQUIPMENT例文帳に追加

電子機器、電子制御式機械時計、電子機器の制御プログラム、記録媒体、電子機器の制御方法および電子機器の設計方法 - 特許庁

To provide a musical performance clock generating device capable of generating musical performance clocks being in tune with progress of a musical piece with high precision and to provide a data reproducing device, a musical performance clock generating method, a data reproducing method, and a program.例文帳に追加

楽曲の進行にあわせた演奏クロックを精度よく生成することができる演奏クロック生成装置、データ再生装置、演奏クロック生成方法、データ再生方法およびプログラムを提供すること。 - 特許庁

To provide a layout designing method of a semiconductor integrated circuit and the circuit itself designed by the designing method wherein its designing efficiency is improved by reducing the clock skew value of its clock tree to the extent of it being unaffected substantially due to the reduction.例文帳に追加

実質的に影響がない程度にクロックスキュー値を低減させて設計効率を高めた半導体集積回路のレイアウト設計方法及びこの設計方法による半導体集積回路を提供する。 - 特許庁

The present invention relates to a receiver for receiving a signal containing clock information and data information and a clock-embedded interface method in which a clock signal and data may be reconstructed by receiving a pair of differential signals that contain clock information and data information and by using a change in a common voltage level of the pair of differential signals.例文帳に追加

クロック情報及びデータ情報を含む差動信号対を受信するにおいて、差動信号対の共通電圧レベルの変化を利用してクロック信号及びデータを復元できる、クロック情報及びデータ情報を含む信号を受信する受信器及びクロック埋め込みインターフェース方法である。 - 特許庁

In a clock regenerator and a clock regeneration method, a clock synchronized with an input signal is generated, and a head bit of synchronous data in a specified pattern added to the head of each packet contained in an input signal is detected, and when the head bits of the synchronous data are detected, the phase of the clock is reset to the initial phase.例文帳に追加

クロック再生装置及びクロック再生方法において、入力信号に同期したクロックを生成し、入力信号に含まれる各パケットの先頭に付加された所定パターンの同期データの先頭ビットを検出し、同期データの先頭ビットを検出したときに、クロックの位相を初期位相にリセットするようにした。 - 特許庁

A designing method for a semiconductor integrated circuit according to the present invention comprises the steps of: newly connecting a clock-gated insertion FF between a clock-gated front stage FF and a clock-gated subsequent stage FF; and determining a clock gating cell to be inputted into the insertion FF depending on types of the clock-gating cells corresponding to the front stage FF and the subsequent stage FF.例文帳に追加

本発明は、クロックゲーティングされた前段ＦＦと後段ＦＦとの間に新たに、クロックゲーティングされた挿入ＦＦを接続する半導体集積回路の設計方法であって、前段ＦＦ、後段ＦＦに対応したクロックゲーティングセルのタイプに応じて、挿入ＦＦに入力するクロックゲーティングセルを決定する半導体集積回路の設計方法である。 - 特許庁

The method includes re-sampling luminance and chrominance data in a re-sampling module to convert the luminance and chrominance data in a 27 MHz clock domain to be in an input clock domain other than 27 MHz of an input clock of the video-capturing device.例文帳に追加

方法はリサンプリング・モジュールで輝度データおよび色差データをリサンプルし、２７ＭＨｚクロック領域における輝度データおよび色差データをビデオ取り込み装置の入力クロックの２７ＭＨｚ以外の領域にあるように変換することを含む。 - 特許庁

The method for generating spread spectrum clock signal includes a stage of delaying a high frequency clock signal in order to provide a plurality of delayed high frequency clock signal to be selected for providing spread spectrum signal for synchronization system.例文帳に追加

スプレッドスペクトラムクロック信号を発生させる方法は、同期システムのためのスプレッドスペクトラムクロック信号を提供するために選択される複数の遅延された高周波クロック信号を提供するために高周波クロック信号を遅延させる段階を含む。 - 特許庁

Concerning this timing verification method, when a PLL circuit exists on a clock path formed between a clock supply terminal for supplying a first clock designated as a verification object and the clock input terminal of an FF set at the terminal as a verification object, a second terminal clock delay value is found on the basis of a first terminal clock delay value DCE1, the jitter of the PLL and an stationary phase error.例文帳に追加

開示されるタイミング検証方法は、検証対象として指定された第１のクロックを供給するクロック供給端と検証対象として終点に設定されたＦＦのクロック入力端子との間に形成されたクロック・パス上にＰＬＬ回路が存在する場合には、第１終点クロック遅延値ＤＣＥ１と、終点ループ遅延値と、ＰＬＬにおけるジッタ及び定常位相誤差とに基づいて、第２終点クロック遅延値を求める。 - 特許庁

PSEUDO LOCK DETECTION CIRCUIT AND METHOD, PLL CIRCUIT AND CLOCK DATA RECOVERY METHOD, COMMUNICATION APPARATUS AND METHOD, AND OPTICAL DISK REPRODUCING APPARATUS AND METHOD例文帳に追加

擬似ロック検出回路および擬似ロック検出方法、ＰＬＬ回路およびクロックデータリカバリ方法、通信装置および通信方法、並びに、光ディスク再生装置および光ディスク再生方法 - 特許庁

To provide a semiconductor integrated circuit and a memory system, and a clock signal setting method by which a margin between the edge position of a clock whose phase is shifted and the logical change position of a data signal is improved.例文帳に追加

位相シフトしたクロックのエッジ位置と、データ信号の論理変化位置とのマージンを改善できる半導体集積回路およびメモリシステム並びにクロック信号設定方法を提供する。 - 特許庁

To provide an electronic apparatus to be driven by a clock and a clock supply method by which a power saving function can effectively be utilized.例文帳に追加

クロックにより駆動される電子機器及びクロック供給方法に関し、省電力機能を有効に活用できる電子機器及びクロック供給方法を提供することを目的とする。 - 特許庁

In a method for distributing the signal to the respective flip-flop, the clock signal to be inputted to the flip-flop on a transmission side is delayed compared with the clock signal to be inputted to the flip-flop on a reception side.例文帳に追加

各フリップ・フロップに分配する方法は、送信側フリップ・フロップに入力するクロック信号を、受信側フリップ・フロップに入力するクロック信号よりも、遅れた信号とする。 - 特許庁

To provide a method and a device for clock switching, which can switch the clock without any data error.例文帳に追加

本発明はクロック切替え方法及びクロック切替え装置に関し、データエラー無しにクロック切り替えを行なうことができるクロック切替え方法及びクロック切替え装置を提供することを目的としている。 - 特許庁

To provide a device and method for adjusting a phase for automatically adjusting a clock signal driving a CCD to an optimum phase and for output of no clock signal component from the CCD.例文帳に追加

ＣＣＤを駆動するクロック信号を自動的に最適な位相に調整し、ＣＣＤからクロック信号成分が出力されない位相調整装置及び方法を提供する。 - 特許庁

To provide a shift register circuit capable of reducing a processing load for generating a clock pulse while reducing a circuit area occupied by a supply line of clock pulse, and its driving control method.例文帳に追加

クロックパルスの供給ラインの占める回路面積を削減しつつ、クロックパルス生成のための処理負担を低減することができるシフトレジスタ回路及びその駆動制御方法を提供する。 - 特許庁

To provide a method and a device for entering the test mode of a semiconductor memory device using an internal clock signal for reflecting the change of an external clock only when predetermined conditions are satisfied.例文帳に追加

所定条件が満たされる場合にのみ外部クロックの変化を反映する内部クロック信号を用いる半導体メモリ装置のテストモード進入方法及び進入装置を提供する。 - 特許庁

In this layout method of a semiconductor integrated circuit, the number of stages of a logic cell, which exists on each clock path, is obtained as the property of each clock path extracted (step S402).例文帳に追加

この半導体集積回路の設計方法においては、抽出した各クロック経路の特性として、各クロック経路上に存在する論理セルの段数を求める（ステップＳ４０２）。 - 特許庁

To provide a reproducer and reproducing method, reproducing a system clock of a receiver side synchronously with a system clock of a transmitter side, even if transport streams are not captured at a predetermined rate.例文帳に追加

トランスポートストリームが一定レートで取り込まれなくても、送信側のシステムクロックに同期させて受信側のシステムクロックを再生することのできる再生装置および再生方法を提供する。 - 特許庁

To provide a clock transmission circuit capable of reducing the power consumption by a clock line and facilitating to design the layout of a semiconductor integrated circuit, and a method for designing it.例文帳に追加

クロックラインにおける消費電力を削減することができ、半導体集積回路のレイアウト設計も容易化できるクロック伝送回路およびその設計方法を提供する。 - 特許庁

To provide a data transmitting/receiving method, etc. by which data is exactly restored by an independent clock provided on the receiving side without restoring a clock included in received data.例文帳に追加

受信データに含まれるクロックを復元することなく、受信側に備える独立のクロックによりデータを正確に復元することが可能なデータ送受信方法などを提供する。 - 特許庁

To provide a circuit for extracting a bit transition point from a non-zero recovery signal of a rapidly-operable structure; a phase-locked clock recovery circuit capable of recovering a correct clock even at high speed and using the same; and a method of controlling the same.例文帳に追加

非ゼロ復帰信号からビットの遷移点を抽出する回路とそれを用いた位相ロッククロックリカバリ回路および前記回路を制御する方法を提供する。 - 特許庁

To provide a mobile communication terminal and its clock control method that reduce power consumption by stopping generating an unnecessary clock in the terminal during intermittent reception irrespective of a cell search.例文帳に追加

無線同期用に使用されるクロック系統とＣＰＵで使用されるクロック系統とが異なるため、省電力のために逓倍回路を停止することができず、電力を無駄に消費する。 - 特許庁

To provide a clock generating method and a clock generator capable of generating highly accurate clocks.例文帳に追加

本発明はクロック生成方法及びクロック生成装置に関し、高精度のクロックを生成することができるクロック生成方法及びクロック生成装置を提供することを目的としている。 - 特許庁

The layout-design method comprises the steps of adjacently arranging the capacitor cell 2 between power supplies (S2), selecting the capacitor 2 at the arranged position, in response to the clock tree structure CT (S5), and replacing it by the clock driver cell 1 (S6).例文帳に追加

電源間容量セル２を隣接配置し（Ｓ２）、クロックツリー構造ＣＴに応じた配置位置の電源間容量セル２を選択して（Ｓ５）、クロックドライバセル１に置き換える（Ｓ６）。 - 特許庁