「clock method」に関連した英語例文の一覧と使い方(35ページ目) - Weblio英語例文検索

To provide a clock using circuit wherein the reference input voltage and current which is consumed with a function part are sensed, internal supply voltage is maintained to be constant, and maximum of power consumption of a circuit can be determined at an external part, and to provide a clock signal generating method.例文帳に追加

基準入力電圧及び機能部が消費する電流を感知して、内部電源電圧を一定に維持し、外部で回路の消費電力の最大値を決定することができるクロック使用回路、及びクロック発生方法が開示される。 - 特許庁

A driving method of the liquid crystal display device comprises: a process of calculating a difference value between a number of gate lines and a number of the gate channels; a process of generating a gate shift clock signal including at least one dummy shift clock, based on the difference value; and a process of supplying gate pulses to the gate lines in accordance with the gate clock signal.例文帳に追加

また、本発明の１つの実施の形態に係る液晶表示装置の駆動方法は、ゲートラインの本数とゲートチャンネルの個数の差分を演算するステップと、差分に基づいて少なくとも１つのダミーシフトクロックを含むゲートシフトクロック信号を生成するステップと、ゲートシフトクロック信号に従ってゲートラインへゲートパルスを供給するステップとを含む。 - 特許庁

To provide a reference clock recovery method, a packet multiplex device, a packet separation device and transmission system, which allow synchronization of a plurality of decoders of the reception side with STCs of each encoder of the transmission side in a single clock recovery section when a plurality of kinds of signals distributed from the transmission side having one reference clock are received on the reception side.例文帳に追加

一つの基準クロックを有する送信側から配信された複数の種類の信号を受信側で受信する際に、単一のクロック復元部で受信側の複数の復号器が送信側の各符号器のＳＴＣと同期可能である基準クロック復元方法、パケット多重装置、パケット分離装置及び伝送システムを提供することを目的とする。 - 特許庁

A waveform equalization amount adjusting method is provided, with which a waveform equalization amount can be optimized in a state that a device is normally operated, by adjusting the waveform equalization amount while using, in data received by a receiver, data obtained by a clock reproduced by a CDR and data obtained by a clock of which the phase is different from that of the clock reproduced by the CDR.例文帳に追加

レシーバで受信したデータにおいて、ＣＤＲで再生されたクロックで取得したデータと、ＣＤＲで再生されたクロックとは位相の異なるクロックで取得したデータとを用いて波形等化量を調整することにより、装置を通常動作させた状態で波形等化量を最適化できる波形等化量調整方式を提供する。 - 特許庁

The method of synchronizing comprises sending, to the local data processor 4 from the source data processor 2, timing packets each, including at least fields containing the destination address of the local processor and reference clock data indicating the time the packet, is launched on to the network, and controlling the frequency of the local clock generator 30 in dependence on the reference clock data.例文帳に追加

同期方法は、送信元データプロセッサ２から局所データプロセッサ４に、少なくとも局所プロセッサの宛先アドレスを含むフィールドと、パケットを非同期パケット交換網に送信した時刻を表す基準クロックデータを含むフィールドとを有するタイミングパケットを送信し、基準クロックデータに基づいて、局所クロック発生器３０の周波数を制御する。 - 特許庁

This invention describes a method to select the clock skewing for each die on the basis of functional testing with actual parametric limits imposed on target parameters.例文帳に追加

本発明は、対象パラメータに課される実際のパラメータ限界による機能テストに基づき、ダイごとにクロック・スキューイングを選択するための方法を説明する。 - 特許庁

To provide a linear sensor capable of reducing the number of clock timings to be impressed without newly providing a drain area, and to provide its driving method.例文帳に追加

ドレイン領域を新設することなく、印加するクロックタイミング数の削減を実現することができるリニアセンサ及びその駆動方法を提供する。 - 特許庁

To provide a signal jitter detection system which detects the minute time interval (jitter) between upper and lower ends of a clock signal and a high-speed data stream, and its correcting method.例文帳に追加

クロック信号とハイスピード・データ・ストリームの上下端との間のミニット・タイム・インターバル（ジッタ）を検知するシグナル・ジッタ検知システム及びその補正方法。 - 特許庁

To provide a horizontal synchronization reproducing method and device capable of obtaining a stable clock by reducing the influence of noise included in a video signal.例文帳に追加

映像信号中に含まれるノイズの影響を低減して、安定したクロックを得ることが可能な水平同期再生方法および装置を提供する。 - 特許庁

ELECTRONIC CONVERTER FOR CONVERTING ACOUSTIC SIGNAL TO FALSE DIGITAL SIGNAL, CLOCK PROVIDED WITH IT, AND METHOD FOR TWO-WAY COMMUNICATION BY ACOUSTIC WAVE例文帳に追加

音響信号を擬似デジタル信号に変換する電子変換器、そのような変換器を備える時計および音波による双方向コミュニケーション方法 - 特許庁

To provide an automatic frequency monitoring circuit, an electronic device, an automatic frequency monitoring method and an automatic frequency monitoring program, automatically monitoring a clock.例文帳に追加

自動的にクロックを監視する周波数自動監視回路、電子装置、周波数自動監視方法および周波数自動監視プログラムを提供する。 - 特許庁

To provide a radio controlled clock capable of instantaneously grasping the goodness/badness of a receiving state and environment and to provide its receiving state confirmation method.例文帳に追加

受信状態及び受信環境の良否を即座に把握することができる電波時計及びその受信状態確認方法を提供することにある。 - 特許庁

To provide a semiconductor memory in which width of a clock pulse can be varied and of which design can be simplified, a design method, and its design program.例文帳に追加

クロックのパルス幅を可変に出来ると共に、設計を簡単化出来る半導体メモリ、半導体メモリの設計方法、及びその設計プログラムを提供すること。 - 特許庁

To provide a clock dial with excellent quality and metallic luster, having fine patterns, and a manufacturing method for efficiently manufacturing the same.例文帳に追加

品質及び金属光沢に優れた微細な模様を有する時計用文字板と、それを効率良く製造することができる製造方法を提供することにある。 - 特許庁

To provide a synchronous memory access adjustment circuit and an adjustment method thereof capable of achieving stable access even for a delay of a clock cycle or more with a simple configuration.例文帳に追加

簡略な構造で、クロック周期以上の遅延に対しても安定したアクセスを実現する同期メモリアクセス調整回路及び調整方法を提供する。 - 特許庁

To provide a chopper circuit, a method for controlling the chopper circuit, a chopper charging circuit, an electronic equipment and a clock device capable of enhancing the charging efficiency.例文帳に追加

充電効率を高くすることができるチョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置を提供する。 - 特許庁

To provide a package having superior airtightness by suppressing the corrosion of a junction material, a manufacturing method of the package, a piezoelectric vibrator, an oscillator, electronic apparatus and a radio-controlled clock.例文帳に追加

接合材の腐食を抑制して、気密性に優れたパッケージ、パッケージの製造方法、圧電振動子、発振器、電子機器及び電波時計を提供する。 - 特許庁

To provide a method of manufacturing a package which can manufacture a penetrating electrode with efficiency, and to provide a package, a piezoelectric vibrator, an oscillator, an electronic equipment, and a radio-controlled clock.例文帳に追加

貫通電極を効率よく製造することができるパッケージの製造方法、パッケージ、圧電振動子、発振器、電子機器および電波時計を提供する。 - 特許庁

To provide a hard disk apparatus which obtains satisfactory recording characteristics even when a linear velocity or a channel clock frequency is changed, and a method for driving the hard disk apparatus.例文帳に追加

線速度やチャネル・クロック周波数の変化の下でも、良好な記録特性を得ることができるハードディスク装置およびその駆動方法を提供する。 - 特許庁

To provide a manufacturing method of a piezoelectric oscillator that can shorten a frequency adjustment time, a piezoelectric oscillator, an oscillator, an electronic device and an electric wave clock.例文帳に追加

周波数を調整する時間を短縮可能な圧電振動子の製造方法、圧電振動子、発振器、電子機器、および電波時計を提供する。 - 特許庁

To provide a testing device of a semiconductor integrated circuit and its testing method capable of reducing a cost of a delay test between different clock domains.例文帳に追加

異なるクロックドメイン間のディレイテストのコストを低減することができる半導体集積回路の試験装置及びその試験方法を提供することである。 - 特許庁

In a receiving apparatus which demodulates a received OFDM signal using a synchronizing clock, a correlation signal z[t] based on a guard interval correlation method is calculated.例文帳に追加

受信したＯＦＤＭ信号を同期クロックを用いて復調する受信装置において、ガードインターバル相関法に基づく相関信号ｚ［ｔ］を算出する。 - 特許庁

To provide a layout device for a semiconductor integrated circuit and a clock gating method, to reduce power consumption by a cell during switching.例文帳に追加

スイッチング時におけるセルによる消費電力を削減することができる半導体集積回路のレイアウト装置及びクロックゲーティング方法を提供すること。 - 特許庁

To provide a clock signal amplification circuit that suppresses jitter and can operate at a high speed, and to provide a method of controlling the same.例文帳に追加

ジッタを抑制し、かつ高速に動作することができるクロック信号増幅回路及びクロック信号増幅回路の制御方法を提供すること。 - 特許庁

To provide an information recording and reproducing method and a device capable of lowering an error correction clock frequency and improving a vibration-proof property when recording.例文帳に追加

エラー訂正処理のクロック周波数が下げられ、記録時には耐震性能を向上することが可能な情報記録再生方法及び装置を提供する。 - 特許庁

The operation of the responder is simplified, and a method is adopted for transmitting one-bit memory contents at prescribed timing with respect to a plurality of clock signals from the interrogator.例文帳に追加

応答器の動作を単純化し、質問器からの複数のクロック信号に対して所定のタイミングで１ビットのメモリ内容を送信する方式を採用する。 - 特許庁

DIGITAL LOGIC PROCESSING DEVICE AND GATING METHOD OF CLOCK SIGNAL SUPPLIED TO THE SAME, AND SYSTEM ON CHIP INCLUDING THE SAME AND STREAMING PROCESSING SYSTEM USING THE SAME例文帳に追加

デジタルロジックプロセッシング装置とそれに供給されるクロック信号のゲーティング方法、及びそれらを含むシステムオンチップとそれを用いたストリーミングプロセッシングシステム - 特許庁

To provide a method and device for reducing the electromagnetic interference of a plane display device by a clock generation circuit in order to resolve various problems of conventional techniques.例文帳に追加

従来の技術による諸問題を解決するため、クロック発生回路で平面表示装置の電磁妨害を低める方法及び装置を提供する。 - 特許庁

To provide a transmission method and a transmitter in which a normal asynchronous packet is prevented from being discarded due to clock deviation.例文帳に追加

本発明は、クロック偏差により正常な非同期パケットが廃棄されることを防止できる伝送方法及びその装置を提供することを目的とする。 - 特許庁

To provide a frequency multiplier for an external clock signal, a multiplication method, an output buffer for data, and a semiconductor device provided with the multiplier and the output buffer.例文帳に追加

外部クロックの周波数逓倍器及び逓倍方法、データの出力バッファ及び逓倍器と出力バッファとを備える半導体装置を提供する。 - 特許庁

According to the method, the phase shift in the biological rhythm in the individual organism can be detected by producing and checking a molecular clock table on the individual organism two or more times.例文帳に追加

この方法では、生物個体について複数回作製し、照合することにより、生物個体の生体リズムの位相のずれを検出することができる。 - 特許庁

To provide a clock layout system and method capable of designing layout while evaluating the level of congestion due to buffer insertion, so that flip-flops are evenly placed.例文帳に追加

バッファ挿入による混雑度を評価したレイアウトが設計でき、Ｆ／Ｆが均等に配置されるクロックレイアウトシステム及びクロックレイアウト方法を提供する。 - 特許庁

To provide a method, an apparatus, a system and a product to maintain a virtual real-time clock (vRTC) in a computer system that is logically partitioned.例文帳に追加

論理的に区分されたコンピュータ・システム内で、仮想リアルタイム・クロック（ｖＲＴＣ）を維持するための方法、装置、システムおよび製品を提供すること。 - 特許庁

To provide a method and apparatus for dividing a clock signal by a non integer value to give an output signal exhibiting a 50/50 duty cycle.例文帳に追加

５０／５０負荷サイクルを示す出力信号を与えるためにクロック信号を非整数除数で除算する方法及び装置を提供すること。 - 特許庁

To provide a method and system for correcting inaccurate time synchronization caused by internal asymmetric delays in a device with a local clock.例文帳に追加

ローカルクロックを有する装置において、装置の内部非対称遅延によって生じる不正確な時間的同期を補正するための方法およびシステムを提供する。 - 特許庁

To provide a phase locked loop and method in which various high-frequency clock signals can be generated even when a power supply voltage level becomes low.例文帳に追加

電源電圧のレベルが低くなっても高周波数の多様なクロック信号を発生することが可能な位相同期ループ及び方法を提供すること。 - 特許庁

To provide a layout design method of a semiconductor integrated circuit which easily adjusting a clock between flip-flops connected over hierarchy blocks.例文帳に追加

階層ブロック間にまたがって接続されるフリップフロップ間のクロックを容易に調整できる半導体集積回路のレイアウト設計方法を提供する。 - 特許庁

To provide clock synchronizing circuit/method for automatically compensating the electrical length difference of the baseband circuits of two channels and preventing the deterioration of BER characteristics.例文帳に追加

２つのチャネルのベースバンド回路の電気長差を自動補償し、ＢＥＲ特性の劣化を防止するクロック同期回路及びクロック同期方法を提供する。 - 特許庁

In the present general computer system, this method is realized without a dedicated device, by using the clock and information processing performance of the system.例文帳に追加

現在の一般的なコンピュータシステムにおいて、システムの持つ時計および情報処理能力を利用することで、専用の装置なしにこの方式を実現する。 - 特許庁

To provide a wireless access network system, a wireless communication method, a synchronous server, and a node unit whereby the occurrence of out of clock synchronism is avoided even in an IP network or an IP-based wireless access network wherein in-network fluctuated transmission delay occurs.例文帳に追加

ネットワークの変動伝送遅延が発生するＩＰ網やＩＰベースの無線アクセスネットワークでもクロック同期ずれの発生を回避する。 - 特許庁

The method and device, which are employed to apply high-performance phase modulation on a supplied input signal having data edge or clock edge, are disclosed.例文帳に追加

データエッジ又はクロックエッジを有する供給される入力信号に高性能の位相変調を加えるのに使用する方法及び装置を開示する。 - 特許庁

To perform a clock signal extracting operation using a conventional CDR device, without considerably changing the configuration of a CDM communication system according to a conventional CDM method.例文帳に追加

従来のCDM方式によるCDM通信システムの構成を大きく変更することなく従来のCDRデバイスを用いたクロック信号抽出動作が可能である。 - 特許庁

Sequentially, it executes a random circuit setting program and sets a random number maximum value, a random number updating method, a period of an internal clock signal, and the like in the random number circuit.例文帳に追加

続いて、乱数回路設定プログラムを実行して、乱数最大値、乱数更新方式及び内部クロック信号の周期などを乱数回路に設定する。 - 特許庁

To provide a method for decrease in the cost of constitution which is necessary to a distance measurement, to measure the distance between devices using a low-frequency clock signal.例文帳に追加

低周波クロック信号を利用してデバイス間の距離を測定し、距離を測定するのに必要な構成のコストを軽減できる方法を提供すること。 - 特許庁

To provide a semiconductor memory device which can perform two cycle pipeline read-operation either when a clock signal is of high frequency or when it is of low frequency, and a data read-method for the device.例文帳に追加

クロック信号が高周波数時も低周波数時も２サイクルパイプラインリード動作可能な半導体メモリ装置と該装置のデータリード方法を提供する。 - 特許庁