「clock method」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

To provide a method for testing a semiconductor device capable of testing a semiconductor device outputting a reference clock DQS, used for data delivery, simultaneously to data reading, with high accuracy in a short period.例文帳に追加

データの読み出しに同期してデータの受渡しに利用される基準クロックＤＱＳを出力する半導体デバイスを短時間に高精度に試験する試験方法を提案する。 - 特許庁

To provide a display applied with a new interface for transmitting a data between a signal control part and a data driving chip, and a clock burying method used therefor.例文帳に追加

信号制御部とデータ駆動チップとの間にデータを伝送するための新たなインターフェースが適用された表示装置及びこれに使用されるクロック埋め込み方法を提供する。 - 特許庁

To provide a simulation device for verifying a clock-synchronized logic circuit including an N cycle multi-cycle path by a simple method in the initial stage of circuit design.例文帳に追加

Ｎサイクルのマルチサイクルパスを含んだクロック同期の論理回路の検証を、回路設計初期段階で簡単な方法で実施することができるシミュレーション装置を提供することを課題とする。 - 特許庁

To provide a system and a method, capable of measuring arrival points of time of successively entering signals at intervals exceeding its period, with fineness which is smaller than the period of reference clock signal.例文帳に追加

基準クロック信号の繰返し周期以下の細かさで、その繰返し周期以上の間隔の逐次入来信号の到達時点を測定するシステムおよび方法をを提供する。 - 特許庁

To provide a semiconductor integrated circuit that has no parasitic motion such as latch-up and outputs a DC voltage boosted by a clock input signal, and a voltage boosting method using the same.例文帳に追加

クロック入力信号により昇圧されたＤＣ電圧を出力するラッチアップ等の寄生動作のない半導体集積回路及びそれを用いた電圧昇圧方法を実現する。 - 特許庁

To provide an asynchronous logic circuit verification device which can perform logic verification in a state close to a real machine without a setting constraint such as clock frequency and its method, and a program.例文帳に追加

クロック周波数などの設定制約がなく、実機に近い状況で論理検証を行うことが可能な非同期論理回路検証装置およびその方法、並びにプログラムを提供する。 - 特許庁

To provide a start-stop synchronization data transmitting method capable of realizing a stable start-stop synchronization communication even with a clock outputted from an oscillator whose oscillation frequency accuracy is low.例文帳に追加

発振周波数精度が低い発振器から出力されるクロックでも安定した調歩同期式通信を実現することができる調歩同期式データ伝送方法を提供する。 - 特許庁

To provide a clock device and a time correction method therefor, which facilitate the time correction, when the time correction is performed by operating a touch panel device performing a pointer system time display.例文帳に追加

指針式の時刻表示を行いタッチパネル装置を操作して時刻修正を行う場合に容易に時刻修正可能な時計装置およびその時刻修正方法を提供する。 - 特許庁

A system and method of on-line forward state-space planning 24 adds actions in a form of tokens, at fixed wall-clock times, to partial plans representing a potential final plan.例文帳に追加

オンライン順方向状態空間プランニング２４システムおよび方法は、一定の経過時間において、アクションをトークンの形式で、潜在的な最終案を表す部分的計画に加える。 - 特許庁

The method for obtaining the information on the biological rhythm in the individual organism based on the change in expression level of a clock gene in a hair follicle cell in the individual organism over time is provided.例文帳に追加

生物個体の毛包細胞中の時計遺伝子の発現量の経時的変化に基づいて、前記生物個体の生体リズムに関わる情報を取得する方法を提供する。 - 特許庁

To provide a cell scheduling method for solving the problem of a conventional shaper adopting a GCRA (Generic Cell Rate Algorithm) system that has caused an erroneous operation to the shaper on the occurrence of wraparound to its clock.例文帳に追加

従来のＧＣＲＡ方式によるシェーパにおいて、時計に回り込みが発生した場合に、シェーパの動作に誤りが発生する問題を解決したセルスケジューリング方法を提供する。 - 特許庁

To provide a method and a system to establish synchronization of channels between a transmitter and a receiver connected by channels capable of carrying out accurate clock extraction and channels incapable of that.例文帳に追加

正確なクロック抽出が可能なチャネルと不可能なチャネルとによって接続された送信器および受信器の間で両チャネルの同期を確立する方法およびシステムを提供する。 - 特許庁

The FIFO device processes the result of the sampling made by the sampling circuit in a first-in first-out method in response to the first edge of the second clock signal output from the delay circuit.例文帳に追加

ＦＩＦＯ装置は、遅延回路から出力された第２クロック信号の第１エッジに応答して第１サンプリング回路によるサンプリング結果を先入先出法で処理する。 - 特許庁

To provide a PLL circuit, a recording device, and a clock signal generating method by which a phase error of the PLL circuit by amplitude variation of an input signal can be reduced simply.例文帳に追加

入力信号の振幅変動によるＰＬＬ回路の位相誤差を簡便に低減することができるＰＬＬ回路、記録装置及びクロック信号生成方法を提供する。 - 特許庁

To provide a device for reproducing an moving image with sound for synchronizing an image to sound precisely without counting the number of outputs of sound data, and to provide a method for correcting a reproduction clock.例文帳に追加

音声データの出力数をカウントすることなく画像と音声とを精度よく同期させることができる音声付き動画再生装置、再生クロック補正方法を提供する。 - 特許庁

To provide a method for generating a clock for computer techniques, more particularly for universal asynchronous transmitter/receiver(UART) unit loaded on a peripheral component interconnect(PCI) compliant interface substrate.例文帳に追加

コンピュータ技術、さらに特化して、ＰＣＩコンプライアントなインターフェイス基板上に搭載された、ＵＡＲＴ（万能非同期送受信機）ユニット用のクロック信号を生成する方法を提供すること。 - 特許庁

To provide a method and system to establish synchronization of channels between a transmitter and a receiver connected by channels capable of carrying out accurate clock extraction and channels incapable of that.例文帳に追加

正確なクロック抽出が可能なチャネルと不可能なチャネルとによって接続された送信器および受信器の間で両チャネルの同期を確立する方法およびシステムを提供する。 - 特許庁

To provide an information recording and reproducing device in which power sources of a cooling fan and a drive are turned off by a just-clock mode even when secondary power source is turned on, and its cooling control method.例文帳に追加

２次電源オンでもジャストクロックモードによって冷却ファン及びドライブの電源をオフする情報記録再生装置及びその冷却制御方法を提供することにある。 - 特許庁

To provide a semiconductor integrated circuit capable of adjusting a timing between data and a clock related to each FF cell so as to prevent the power consumption from being increased to the utmost and to provide a design method thereof.例文帳に追加

消費電力が極力増加しないように、個々のＦＦセルに係るデータとクロックとのタイミング調整が可能な半導体集積回路およびその設計方法を提供する。 - 特許庁

The emulator for a smart card and a method relating to the same are provided with at least two virtual components as a functional block for a smart card device which are operable with different clock domains.例文帳に追加

スマートカード装置用のエミュレーター及び関連方法は、スマートカード装置のための機能的ブロックとして且つ異なるクロックドメインで動作可能な少なくとも２個のバーチャルコンポーネントを有している。 - 特許庁

This booster circuit of the charge pump method changes a repetitive frequency of a charge pump clock in response to an increase or a decrease in the ripple voltage to obtain an optimum ripple voltage.例文帳に追加

チヤ−ジ・ポンプ方式による昇圧回路において、リップル電圧の増減に応じて、チヤ−ジ・ポンプクロックの繰り返し周波数をかえて最適なリップル電圧を得られるようにした - 特許庁

The method for evaluating the servo track writer comprises evaluating the accuracy of a clock signal by measuring the amount of the jitters among the sector start signals between the adjacent servo tracks on a magnetic disk medium.例文帳に追加

磁気ディスク媒体上の隣接するサーボトラック間のセクタ開始信号間のジッタ量を計測することによりクロック信号の精度を評価するサーボトラックライタの評価方法。 - 特許庁

To improve a method for verifying the operation of circuit configuration in which output data of a plurality of sequence circuits different in period of a clock signal mutually becomes input data of the sequence circuits.例文帳に追加

クロック信号の周期が異なる複数の順序回路の出力データが相互に順序回路の入力データとなる回路構成の動作を検証する方法を改善する。 - 特許庁

To realize a delay synchronizing loop capable of expanding the variable delay range of a variable delay circuit and increasing the operation frequency area of a reference clock signal and a method for driving the loop.例文帳に追加

可変遅延回路の可変遅延範囲を広げ、基準クロック信号の動作周波数領域を大きくすることができる遅延同期ループ及びこれの駆動方法を提供すること。 - 特許庁

To provide a DLL circuit that can generate a clock signal having an improved duty ratio characteristic and can more stably support operation of semiconductor integrated circuits, and to provide a method of controlling the same.例文帳に追加

より向上したデューティー比特性を有するクロックを生成し、半導体集積回路の動作をより安定的に支援するＤＬＬ回路およびその制御方法を提供する。 - 特許庁

To provide an image read method and an image reader which can read an image at a low cost with a high efficiency without the need for a particular CCD clock generating circuit, and to provide an image forming device provided with the same.例文帳に追加

特別なＣＣＤクロック発生回路などによることなく、低コストでしかも効率のよい画像読取方法、画像読取装置及びそれを備えた画像形成装置を提供する。 - 特許庁

To provide a timing adjusting method in a semiconductor integrated circuit capable of facilitating countermeasures to a hold error in a short time without having influence on a clock path or a setup error.例文帳に追加

本発明はクロックパスやセットアップエラーへ影響を与えることなく、短時間でホールドエラーの対策ができる半導体集積回路におけるタイミング調整方法を提供する。 - 特許庁

To provide communication equipment and a communication method capable of easily acquiring/tracking a synchronization clock between a transmitter and a receiver and easily performing the frequency tuning in the case of radio communication.例文帳に追加

送信機・受信機間で同期クロックの捕捉・追尾を容易にでき、且つ、無線通信の場合にはその周波数同調も容易にできる通信装置および通信方法を提供する。 - 特許庁

To provide a head control method, a head control device, and a disk drive in which a head performing reading and writing of data can be retracted safely when abnormality occurs in a clock signal.例文帳に追加

クロック信号に異常が生じた場合に、データの読み書きをおこなうヘッドを安全に退避することができるヘッド制御方法、ヘッド制御装置およびディスクドライブ装置を提供すること。 - 特許庁

To provide fast output enable path and method for an integrated circuit device which effectively minimizes gate delay in the data of a critical integrated circuit device and a clock path.例文帳に追加

クリティカルな集積回路装置のデータおよびクロック経路におけるゲート遅延を有効に最小限にする集積回路装置のための高速出力イネーブル経路および方法を提供する。 - 特許庁

To provide a synchronous serial communication abnormality checking method for enhancing reliability in serial communication to be performed by clock synchronization by determining an abnormality which is not detected by parity check.例文帳に追加

パリティチェックでは検出できない異常を判断して、クロック同期で行うシリアル通信の確実性を向上させる同期シリアル通信の異常チェック方法を提供すること。 - 特許庁

DEVICE AND METHOD FOR SYNCHRONIZING SCDMA UP STREAM OR UP STREAM OF OTHER TYPE WITH MCNS DOWN STREAM HAVING CLOCK RATE DIFFERENT FROM UP STREAM OR DOWN STREAM OF OTHER TYPE例文帳に追加

ＳＣＤＭＡアップストリ—ム又は他のタイプのアップストリ—ムをアップストリ—ムとは異なるクロックレ—トを有するＭＣＮＳダウンストリ—ム又は他のタイプのダウンストリ—ムと同期させる装置及び方法 - 特許庁

To provide a method for cascading detachable access modules with which a packet clock can be obtained in each module/decoder without using any dedicated pin for a module/decoder interface.例文帳に追加

本発明は、モジュール／復号器インタフェースに専用ピンを用いることなく各モジュール／復号器でパケットクロックが得られる取外し可能なアクセスモジュールの縦続方法の提供を目的とする。 - 特許庁

In this control method, data words formed by plural byte are stored in the same clock cycle by programming the number previously decided of the adjacent memory cell 11.例文帳に追加

この管理方法は、隣接するメモリセル１１の予め決められた数をプログラムすることにより、複数のバイトによって形成されたデータワードを同じクロックサイクル内で記憶することを含む。 - 特許庁

The SDRAM operated by an instruction and address input method receives a strobe signal exclusive for instruction and address, which is different from a system clock to strobe the instruction and the address.例文帳に追加

命令及びアドレス入力方法によって動作するSDRAMは、命令及びアドレスをストローブするためにシステムクロックと異なる信号である命令及びアドレス専用ストローブ信号を受信する。 - 特許庁

The oscillation frequency calibration method is used to calibrate the oscillation frequency of an electronic product provided with an adjustable frequency generating unit for generating clock signals corresponding to the oscillation frequency.例文帳に追加

発振周波数補正方法は、発振周波数に対応するクロック信号を生成するアジャスタブル周波数生成ユニットを有する電子製品の発振周波数を補正するために用いる。 - 特許庁

To provide a semiconductor inspection method which can perform an inspection of a semiconductor device with high precision even when the clock frequency of an inspection signal of a semiconductor inspection system becomes high.例文帳に追加

半導体検査装置の検査信号のクロック周波数が高くなっても、高い精度で半導体装置の検査を行うことができる半導体装置の検査方法を提供する。 - 特許庁

To provide an optical receiving circuit and its method which can securely detect a light signal break and can detect a light input break even by using a PLL even if a clock freely runs.例文帳に追加

確実に光信号断の検出が行え、ＰＬＬを用いても、クロックが自走した場合にも光入力断を検出できる光受信回路及びその方法を提供する。 - 特許庁

To provide a light brain exercise and intellectual game method for laborious brain activation for young and old whose round-the-clock activity of brain cells is expected, and an electronically recording medium.例文帳に追加

本発明は、脳細胞が日夜活動を期待される老若男女向きに、手頃な脳活性化のための軽い脳運動や知能ゲーム方法と電子記録媒体を提供する。 - 特許庁

To provide an electromagnetic interference prevention apparatus for a flat panel display which is capable of eliminating the electromagnetic interference by a clock signal generated from a format converter of the flat panel display by using a spread spectrum clocking method.例文帳に追加

フラットパネルディスプレイのフォーマットコンバーターから発生するクロックの電磁障害を拡散スペクトラムクロック方法を利用して除去した電磁障害防止装置を提供する。 - 特許庁

A method for reset procedure control sets a clock period of a timer Timer_Status_Prohibit to an appropriate value, so as to prevent an interference from a timer Timer_Status_Periodic against the count of a state variable VT(RST).例文帳に追加

リセット手続きを制御する方法は、状態変数ＶＴ（ＲＳＴ）のカウントに対するタイマＴｉｍｅｒ＿Ｓｔａｔｕｓ＿Ｐｅｒｉｏｄｉｃからの干渉を阻止するために、タイマＴｉｍｅｒ＿Ｓｔａｔｕｓ＿Ｐｒｏｈｉｂｉｔのクロック周期を適切な値に設定する。 - 特許庁

To execute the subject method with a light tool, and obtain a few clock numbers by improving a method of driving a rivet on a constitutional member directly an opposing holding body 6, in a connecting method for two or more constitutional members using the rivet and/or by improving a method of conducting the rivet-joining.例文帳に追加

リベットを用いて２つ以上の構成部材を結合する方法であって、リベット駆進装置１２を用いて、対抗保持体６に向かって構造部材にリベットを打ち込みかつ／またはリベット止めを行う方法を改良し、軽量の工具で実施可能で、かつ僅かなクロック数が得られるようにする。 - 特許庁

The method and system for network terminal clock synchronization includes: determining each round trip delay time from a master terminal to each slave terminal; and offsetting the clock of each slave terminal by an amount proportional to each determined round trip delay time such that the master terminal and each of the slave terminals have about the same point of reference in time.例文帳に追加

マスター端末からそれぞれのスレーブ端末までの各ラウンド・トリップ遅延時間を確定すること、および、マスター端末およびスレーブ端末のそれぞれが、時間上のほぼ同じ基準点を有するように、それぞれのスレーブ端末のクロックを、確定された各ラウンド・トリップ遅延時間に比例する量だけオフセットさせることを含む。 - 特許庁

To provide a power consumption control device and method for controlling a clock frequency of an electric apparatus having a CPU variable in clock frequency according to AC power supply frequency reduction in response to tightness for power demand and thereby reducing power demand to reduce total power demand.例文帳に追加

電力需要の逼迫に応じたＡＣ電源周波数の減少量に応じて、クロック周波数可変なＣＰＵを有する電気機器のクロック周波数を制御することができ、もって電力需要を減少させて電力需要の総量を減少させることができる消費電力制御装置および方法を提供する。 - 特許庁

To provide an error rate measuring apparatus provided with an automatic search circuit by which the unrequired measurement of an error rate can be eliminated and the time required for detecting the optimum phase of a clock minimum in the error rate can be shortened, and to provide an optimum clock phase detection method therefor.例文帳に追加

本発明の課題は、不必要な誤り率の測定を省略して、誤り率が最小となるクロックの最適位相を検出するまでの時間を短縮することが可能なオートサーチ回路を備える誤り率測定器及び誤り率測定器の最適クロック位相検出方法を提供することである。 - 特許庁