「clock method」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

To provide a design method or the like for a semiconductor integrated circuit, capable of preventing addition of a large number of buffers to a clock tree.例文帳に追加

クロックツリーに数多くのバッファが追加されてしまうこと等を防止することができる半導体集積回路の設計方法等を提供する。 - 特許庁

According to the method, the phase shift in the biological rhythm in the individual organism can be detected by producing and checking a molecular clock table on the individual organism two or more times.例文帳に追加

この方法では、生物個体について複数回作製し、照合することにより、生物個体の生体リズムの位相のずれを検出することができる。 - 特許庁

To provide a clock layout system and method capable of designing layout while evaluating the level of congestion due to buffer insertion, so that flip-flops are evenly placed.例文帳に追加

バッファ挿入による混雑度を評価したレイアウトが設計でき、Ｆ／Ｆが均等に配置されるクロックレイアウトシステム及びクロックレイアウト方法を提供する。 - 特許庁

To provide a wireless access network system, a wireless communication method, a synchronous server, and a node unit whereby the occurrence of out of clock synchronism is avoided even in an IP network or an IP-based wireless access network wherein in-network fluctuated transmission delay occurs.例文帳に追加

ネットワークの変動伝送遅延が発生するＩＰ網やＩＰベースの無線アクセスネットワークでもクロック同期ずれの発生を回避する。 - 特許庁

The method and device, which are employed to apply high-performance phase modulation on a supplied input signal having data edge or clock edge, are disclosed.例文帳に追加

データエッジ又はクロックエッジを有する供給される入力信号に高性能の位相変調を加えるのに使用する方法及び装置を開示する。 - 特許庁

To provide a device and a method for receiving data capable of obtaining a reproducing quality deteriorated at a small value even when there is no means for reproducing a clock.例文帳に追加

クロックを再生する手段がなくても劣化の少ない再生品質を得ることが可能なデータ受信装置及びデータ受信方法を提供すること。 - 特許庁

To provide a synchronization method and system capable of synchronizing clock frequencies between apparatuses connected to an asynchronous packet switch network without the need for addition of particular facilities to the network.例文帳に追加

非同期パケット交換網に接続された装置間のクロック周波数をネットワークに特別な設備を追加することなく、同期させることを可能とする。 - 特許庁

A broadcast receiving terminal having a calculating process unit operated at different clock frequencies in accordance with modes executes a mode switching method comprising the following steps.例文帳に追加

モードに応じて異なるクロック周波数で動作する演算処理部を有する放送受信端末が次のステップを有するモード切替方法を実行する。 - 特許庁

To provide a bus system and a method and a device for command transmission which can improve the performance of the whole system by decreasing the idle clock of a data bus.例文帳に追加

データバスのアイドルクロックを減少させてシステム全体の性能を向上させうるバスシステム及びそのコマンドの伝達方法およびその装置を提供する。 - 特許庁

The invention relates to a clock data reproduction circuit 50 of dual loop method which can switch between phase lock loop and frequency lock loop.例文帳に追加

本発明は、位相ロックループと周波数ロックループのうちのいずれか一方に切り替え可能なデュアルループ方式のクロックデータ再生回路５０に関する。 - 特許庁

The CPU includes a method and a circuitry for sensing at least one dynamic CPU operating characteristics (140) while the CPU operates at a first clock rate (134).例文帳に追加

ＣＰＵが第１クロック速度で動作中に（１３４）少なくとも１つの動的ＣＰＵ動作特性を検出する（１４０）方法と回路を含む。 - 特許庁

To disclose a method for performing a scan base test on a circuit using one or more test clock control structures, and a computer readable medium.例文帳に追加

１つ又はそれ以上のテストクロック制御構造を用いて回路のスキャンベースのテストを実施するための方法及びコンピュータ可読媒体が開示される。 - 特許庁

To provide the design method of a semiconductor circuit easy in regulating a skew between clock trees and the semiconductor circuit designed by means of it.例文帳に追加

クロックツリー間のスキューを調整することが容易な半導体回路の設計方法及びそれを用いて設計する半導体回路を得ることである。 - 特許庁

To provide a method and an apparatus for generating a coded block pattern for high-pass coefficients that decrease the number of operating clock cycles and the frequency of coefficient access.例文帳に追加

動作クロックサイクル数及び係数アクセス数を減少させうるようにした、高域係数に対する符号化ブロックパターン生成方法及び装置を提供する。 - 特許庁

CLOCK TREE CIRCUIT, SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, METHOD OF DESIGNING THE SAME, AND MEDIUM RECORDING DESIGN PROGRAM FOR SEMICONDUCTOR INTEGRATED CIRCUIT例文帳に追加

クロックツリー回路、半導体集積回路装置、半導体集積回路装置の設計方法、および、半導体集積回路の設計プログラムを記録した媒体 - 特許庁

To provide an analyzing method for coping with the use of a gated clock and the enlargement of a circuit, shortening a processing time, and accurately detecting a multi-cycle path.例文帳に追加

ゲーティッドクロックの使用や回路の大規模化にも対応でき、処理時間が短く、マルチサイクルパスを正確に検出可能な解析方法を提供する。 - 特許庁

In the layout method for a semiconductor integrated circuit, logic synthesis is performed without inserting at least one of the clock gating cells to be inserted in the semiconductor integrated circuit, the cells are laid out based on a result of the logic synthesis, the clock gating cell not inserted in the logic synthesis is inserted after the cell layout, and the inserted clock gating cell is laid out to construct a clock tree.例文帳に追加

本発明にかかるレイアウト方法は、半導体集積回路のレイアウトを行うレイアウト方法であって、半導体集積回路に挿入するクロックゲーティングセルのうち、少なくとも１つのクロックゲーティングセルを挿入せずに論理合成を行い、論理合成の結果に基づいて、セルの配置を行い、セルの配置後に、論理合成において挿入しなかったクロックゲーティングセルを挿入し、挿入したクロックゲーティングセルを配置し、クロックツリーの構築を行う。 - 特許庁

Consequently, the equalization unit 9 selects the equalization method, the frequency control unit 15 selects an operation clock frequency capable of providing an operation capacity sufficient for executing the selected equalization method, and the power supply voltage control unit 16 selects a power supply voltage corresponding to the operation clock frequency.例文帳に追加

これにより、等化部９は、最適な等化方法を選択し、周波数制御部１５は、選択した等化方法を実行するのに十分な演算能力を提供可能な動作クロック周波数を選択し、電源電圧制御部１６はその動作クロック周波数に応じた電源電圧を選択する。 - 特許庁

To provide a method for manufacturing a package which simply removes glass frit residues, and improves yield, to provide a method for manufacturing a piezoelectric vibrator, and to provide an oscillator, electronic equipment and a radio clock.例文帳に追加

ガラスフリット残渣を簡単に除去することができ、かつ歩留まりを向上することができるパッケージの製造方法、圧電振動子の製造方法、発振器、電子機器、電波時計を提供する。 - 特許庁

When a password generation method 303 of the password information 30 is a circulation method, a circulation password is generated from the day and time of a clock part 22, a registered password 302, and a circulation rule 304 (S904).例文帳に追加

パスワード情報３０のパスワード生成方式３０３が巡回方式の場合、時計部２２の日時、登録パスワード３０２及び巡回規則３０４から巡回パスワードを生成する（Ｓ９０４）。 - 特許庁

To improve visibility in time information and display information in an information display device and an information display method for displaying supplementary display information on the dial of an analog clock, and an information display program in the information display method.例文帳に追加

アナログ時計の文字盤に付帯的な表示情報を表示する情報表示装置および方法とその情報表示プログラムにおいて、時刻情報と表示情報の視認性の向上させる。 - 特許庁

A necessary recording clock frequency is calculated from the address information modulated into a wobble signal and recorded, and a signal of the calculated frequency is formed by a synthesizing method from a stable reference signal source such as a crystal oscillator and made the recording clock.例文帳に追加

ウォブル信号に変調されて記録されているアドレス情報から必要な記録系クロック周波数を算出し、該算出した周波数の信号を、水晶振動子等の安定な基準信号源からシンセサイズ方式で生成して記録系クロックとする。 - 特許庁

To provide a spontaneous clock controller resulting from data, a digital logic processing system of hard-wired structure including the same, a gating method of a clock signal supplied to the same, a system on chip including the same and a streaming processing system using the same.例文帳に追加

データに起因した自発的なクロック制御装置及びそれを含むハード−ワイアド構成のデジタルロジックプロセッシング装置とそれに供給されるクロック信号のゲーティング方法、及びそれらを含むシステムオンチップとそれを用いたストリーミングプロセッシングシステムを提供する。 - 特許庁

To provide a timing verification method required in consideration of the difference of variation due to the difference of wiring layers since clock skew is generated when the ways of variation of wiring is different for every wiring layer, and the wiring layers to be used by a clock path are different in a semiconductor integrated circuit.例文帳に追加

半導体集積回路において、配線のばらつき方は配線層ごと異なるため、クロックパスで使用する配線層が異なると、クロックスキューを生じるため、配線層の違いによるばらつきの差を考慮したタイミング検証手法が必要である。 - 特許庁

To provide a semiconductor integrated circuit and its layout design method, capable of performing a layout design with a small workload even when an FF group to which clock gating is not carried out and another FF group to which clock gating is carried out exist at once at performing the layout design of the semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウトに際し、クロックゲーティングされたＦＦ群とクロックゲーティングされないＦＦ群が混在した場合においても、少ない処理量でレイアウトすることができる半導体集積回路およびそのレイアウト方法を提供する。 - 特許庁

By this method, the clock of a GPS receiver can be used to synchronize the clock of the GPS receiver with a GPS system time by supplying a hardware trigger pulse for synchronizing a device with a general reference standard on the basis of a cellular communication signal.例文帳に追加

本発明の方法によれば、セルラ通信信号を基礎としてデバイスを汎用時間基準に同期させるためのハードウェア・トリガー・パルスを供給することにより、ＧＰＳ受信機のクロックをＧＰＳシステム時間に同期させるために使用されることが可能である。 - 特許庁

To provide a clock distribution circuit and distribution method, and a clock supply circuit to be applied to a data transmission circuit, that is not limited by the frequency of a transmission signal and the wire length of a transmission line in high-speed two-way data transmission.例文帳に追加

高速の双方向データ伝送において、伝送信号の周波数及び伝送路の配線長に制限されないデータ伝送回路に用いられるクロック分配回路及び分配方法並びにクロック供給回路を提供することを目的とする。 - 特許庁

To provide an apparatus and a method for data interface for a flat panel display capable of reducing the number of data transmission lines by inserting a clock in data, and stably sensing the clock inserted in the data by precisely sampling the data.例文帳に追加

データにクロックを挿入して伝送することによってデータ伝送ラインの数を減少させ、データに挿入されたクロックを安定して検出することによって正確にデータをサンプリングできる平板表示装置のデータインターフェース装置及び方法を提供する。 - 特許庁

To provide a delay quantity adjustment system and a delay quantity adjusting method for sampling clock of a video signal, which can maintain the number of steps of the phase adjustment of the sampling lock at a fixed level whatever the frequency the sampling clock may be.例文帳に追加

本発明は、サンプリングクロックがどのような周波数でもサンプリングクロックの位相調整のステップ数を一定に保つことができる映像信号のサンプリングクロックのディレイ量調整システム、ディレイ量調整方法および記録媒体を提供することを課題とする。 - 特許庁

To provide a frequency correction method for a recovered clock signal capable of meticulously carrying out adjustment without the need for provision of a plurality of filter circuits in the case of correcting the frequency of the recovered clock signal outputted from a PLL circuit for each reproduction double speed.例文帳に追加

ＰＬＬ回路から出力される再生クロック信号の周波数を再生倍速ごとに補正する際に、複数のフィルタ回路を設けなくともよく、且つきめ細かい調整が行える再生クロック信号の周波数の補正方法を提供する。 - 特許庁

To provide a printing system that corrects a time of a clock means provided to a printer without performing dedicated communication for correction of a time and without using a backup power source for the clock means, and a method of automatically correcting the time of the printing system.例文帳に追加

時刻修正のための専用の通信を実施することなく、しかも時計手段に対するバックアップ電源を用いることなく、印刷装置に備えられた時計手段の時刻を修正することを目的とする印刷システム及びその自動時刻修正方法。 - 特許庁

For controlling an output driver, chip areas and power consumption are reduced by using a CMOS digital logic, and clock-on-demand is provided through employment of a delay line of an open loop structure and a logic operation method.例文帳に追加

本発明では、出力ドライバー制御のために、ＣＭＯＳデジタルロジックを使用することによりチップ面積及び電力消費の低減が可能なようにし、オープン−ループ構造の遅延ラインと論理演算方式の採択を介してクロック−オン−ディマンド（clock-on-demand）を実現した。 - 特許庁

To provide a data inputting-outputting method and data input-output circuits which increase the frequency of a clock system regardless of the skew of the system clock and a data strobe signal and improve a data transfer speed, and to provide a system that adopts a semiconductor memory device provided with the data input-output circuits.例文帳に追加

システムクロックとデータストローブ信号とのスキューに関係なくシステムクロックの周波数を高め、データ伝送速度を向上させるデータ入出力方法及びデータ入出力回路、及びこれを具備する半導体メモリ装置を採用するシステムを提供する。 - 特許庁

To unify current time with the internal clock of a card input terminal of higher accuracy as a reference without using the conventional irrational method of matching an internal clock on the side of the data collector (such as personal computer) of lower accuracy with the time of the card input terminal.例文帳に追加

より精度の悪いデータ収集機（パソコン等）側の内部時計にカード入力端末の時刻を合せると言う従来の不合理な方法を用いずに、より精度の高いカード入力端末の内部時計を基準にして現在時刻を統一する。 - 特許庁

The control method for laser printer performing automatic print clock relative jitter regulation of a two beam laser beam printer controller is arranged to perform appropriate relative jitter regulation of a print clock by comparing the difference among respective print clock signals passed through the delay line in a printer engine control circuit, and making a decision that the relative shift of delay time from a horizontal sync signal to output of a print clock is minimal.例文帳に追加

プリンタエンジン制御回路部内のディレイライン通過後の各プリントクロック信号の差分を比較し、本差分が最小になるようなディレイラインの設定値で、水平同期信号からプリントクロック出力までの遅延時間の相対ズレ量を最小と判断させることにより、自動で適切なプリントクロックの相対ジッタ調整を行えるようにしたことを特徴とする２ビーム構成レーザビームプリンタ制御装置のプリントクロック相対ジッタ自動調整を行うレーザプリンタの制御方法とする。 - 特許庁

In such a clock generating method, the phase of the generated clock is not shifted even when the reference clock is switched a plurality of times.例文帳に追加

参照クロック２５の周波数を計測する周波数計測部２７と、出力するクロックを参照クロックの周波数に合わせるための周波数調整部２８とを有し、参照クロックの周波数を基準に生成クロック２６を同期させることにより、生成クロックの位相の遷移をなくし、データスリップが発生しないクロック生成方法とし、参照クロックを複数回切り替えても生成クロックの位相の遷移が発生しないものとする。 - 特許庁

The display adjustment method includes: a step of displaying an image signal for adjustment sampled by a sampling clock, on each pixel of a display screen; a step of adjusting a phase of the sampling clock so that display colors displayed on respective pixels by the image signal for adjustment are of the same color; and a step of shifting the adjusted phase of the sampling clock by 180°.例文帳に追加

サンプリングクロックによってサンプリングした調整用の映像信号を表示画面の各画素に表示する工程と、前記調整用の映像信号によって前記各画素に表示される表示色が全て同一色となるように、前記サンプリングクロックの位相を調整する工程と、前記調整したサンプリングクロックの位相を１８０°シフトさせる工程と、を含む表示調整方法とする。 - 特許庁

The method and apparatus comprise a step of sending an output of a free-running counter incremented every time a double-speed clock rises for the on-chip system, to a comparator for a clock shaper logic unit, and a step of sending at least one input from a central processing unit (CPU), that is, the input specifying a desired frequency, to the comparator for the clock shaper logic unit.例文帳に追加

オンチップ・システムに対して２倍速クロックが立ち上がるたびに増分される自走カウンタの出力を、クロック整形ロジック・ユニットの比較器に送るステップと、中央処理装置（ＣＰＵ）からの少なくとも一つの入力であって所望の周波数を特定する入力をクロック整形ロジック・ユニットの比較器に送るステップとを備える方法及び装置が提供される。 - 特許庁

To provide a device and method for correcting time of a clock IC that can correct the time based on the clock IC so as to prevent occurrence of discontinuity of time stepping while avoiding setting of the time to the clock IC having no information under seconds as much as possible, and can improve the design efficiency of an external device operating by time control.例文帳に追加

秒未満の情報を有しない時計ＩＣに対する時刻の設定を極力回避しつつ、時刻歩進の不連続が発生しないように時計ＩＣに基づく時刻を補正するとともに、時刻制御で動作する外部装置の設計効率を向上させることが可能な時計ＩＣの時刻補正装置及び時計ＩＣの時刻補正方法を提供する。 - 特許庁

To provide a pattern forming method and apparatus capable of suppressing the occurrence of pattern blurring when forming a pattern on a substrate by a sputtering method, a piezoelectric vibrator, a method of manufacturing the piezoelectric vibrator, an oscillator, an electronic apparatus and a radio-controlled clock.例文帳に追加

スパッタ法にて基板上にパターンを形成する際に、パターンボケが生じるのを抑制することができるパターン形成方法、パターン形成装置、圧電振動子、圧電振動子の製造方法、発振器、電子機器および電波時計を提供する。 - 特許庁

To provide a clock component capable of being formed by a simple method and having a coat such that it can be used without lubrication even for fast-rotating parts such as rotors.例文帳に追加

簡便な方法で形成することができて、ロータのような回転のはやい部分においても給油なしで使用できるような被膜を有する時計部品を提供する。 - 特許庁

To provide a test method for an integrated circuit with a memory cell arranged in a circumference of a core that a conditional blocking in a test mode is applied to a clock input of the core.例文帳に追加

テストモードにおける条件付き抑止がそのクロック入力に適用されるコアの周りに配列されたメモリセルを有する集積回路のテスト方法を提供する。 - 特許庁

To provide a method for adjusting the pulse repetition frequency of clock module without greatly affecting the manufacturing cost of integrated circuit, and requiring any complicated work.例文帳に追加

集積回路の製造費用に大きな影響を及ぼさないよう、複雑な作業を要しない、時計モジュールのパルス繰返し周波数を調整する方法を提案する。 - 特許庁

To obtain high voltage power supply controlling method and device therefor capable of obtaining a highly accurate reference clock necessary to a high voltage power supply without bringing about an increase in costs.例文帳に追加

高圧電源に必要な高精度な基準クロックをコストの上昇を伴うことなく得ることができる高圧電源制御方法及び装置を提供する。 - 特許庁

To provide a method for measuring an RF spectrum and FM characteristics of a clock signal in an SSC operation system by using a plurality of high-speed single-bit test channel.例文帳に追加

複数の高速シングルビットテストチャネルを利用して、ＳＳＣ作動システムにおけるクロック信号のＲＦスペクトラムおよびＦＭ特性を測定する方法を提供する。 - 特許庁