「comparator buffer」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A bias circuit 6 supplies a bias current to the amplifier 17, the hysteresis comparator 18, and the buffer 19.例文帳に追加

アンプ１７、ヒステリシスコンパレータ１８、バッファ１９には、バイアス回路６がバイアス電流を供給する。 - 特許庁

A comparator circuit CP1 compares the reference voltage with an output voltage of a dummy buffer circuit A2.例文帳に追加

比較回路ＣＰ１は、基準電圧とダミーバッファ回路Ａ２の出力電圧とを比較する。 - 特許庁

To an identifier storage part 40, the line of an interface 31a, a reception buffer 42a and a comparator 43a and the line of an interface 31b, a reception buffer 42b and a comparator 43b are connected in parallel.例文帳に追加

識別子記憶部４０に対しては、インターフェース３１ａ、受信バッファ４２ａ、コンパレータ４３ａのラインと、インターフェース３１ｂ、受信バッファ４２ｂ、コンパレータ４３ｂのラインとが並列に接続される。 - 特許庁

To provide a message transmitting circuit etc. dispensing with a large buffer and a large comparator circuit.例文帳に追加

大きなバッファや大きな比較回路を不要とすることができるメッセージ送信回路等を提供する。 - 特許庁

The semiconductor test device has the comparator which logically judges a voltage of a responded waveform from a semiconductor apparatus, and an input section of the comparator has an input buffer circuit and a pseudo input buffer circuit which generates quantities of leakage current identical to that from the input buffer circuit.例文帳に追加

半導体装置から応答波形の論理値電圧の判定を行うコンパレータを有する半導体試験装置であって、該コンパレータの入力部は入力バッファ回路と該入力バッファ回路からの漏れ電流と同量の漏れ電流を生じる擬似入力バッファ回路を備える。 - 特許庁

A signature comparator 23 compares the signature of a new tile received from the graphics processor, with the signatures of tiles already stored in the frame buffer.例文帳に追加

署名比較器23は、グラフィックスプロセッサからの新しいタイルの署名をフレームバッファ内のタイルの署名と比較する。 - 特許庁

If the signatures do not match, the signature comparator 23 controls a write controller 24 to write the new tile in the frame buffer.例文帳に追加

署名が一致しない場合、署名比較器23は、書き込みコントローラ24を制御して、新しいタイルをフレームバッファに書き込む。 - 特許庁

Output signals from a buffer 12 are compared with a reference voltage 27 by a comparator 13 at the timing at which a comparator enable signal becomes 'H' and a voltage corresponding to a compared result is outputted.例文帳に追加

バッファ１２からの出力信号は、コンパレータイネーブル信号が“Ｈ”になるタイミングで、コンパレータ１３によって基準電圧２７と比較され、比較結果に応じた電圧が出力される。 - 特許庁

The comparator circuit comprises a current buffer circuit 12 for outputting a standby current to be output from a comparator unit 11 after being amplified by predetermined times in a normal mode.例文帳に追加

本発明のコンパレータ回路は、通常モード時には、コンパレータ部１１から出力される待機電流を所定倍増幅して出力する電流バッファ回路１２を備えている。 - 特許庁

A comparator 24 detects each of cyclic counter values of transport packets stored in buffer memories 20 to 22 and makes comparisons among the values.例文帳に追加

比較器２４は、バッファメモリ２０〜２３に記憶されているトランスポートパケットそれぞれの巡回カウンタ値を検出して比較する。 - 特許庁

This transceiver circuit consists of a differential output buffer 1, a differential input buffer 2, and a slewing rate control circuit 13 that receives an output signal from a phase comparator 21 to control the slewing rate of the differential output buffer 1.例文帳に追加

本発明のトランシーバは、差動出力バッファ１と差動入力バッファ２、位相比較器２１の出力信号を入力とし差動出力バッファ１のスルーレートを制御するスルーレート制御回路１３から構成される。 - 特許庁

In particular, the operational amplifier 82-4 is composed of a push-pull type operational amplifier having a PMOS (p-type MOS transistor) buffer and is provided with a hysteresis comparator 90.例文帳に追加

特に、オペアンプ８２−４を、PMOSバッファを有するプッシュプル型のオペアンプで構成すると共に、ヒステリシス・コンパレータ９０を設けている。 - 特許庁

The amplitude level of the output signal from the buffer amplifier circuit is detected by a second rectifier 107 and the output signal is inputted in the comparator.例文帳に追加

バッファアンプ回路からの出力信号は第２の整流器１０７によって振幅レベルが検出され、比較器に入力される。 - 特許庁

A phase difference signal to be outputted from an exclusive logical type phase comparator 3' is inputted into a loop filter 12 via a main buffer circuit 4, a sub-buffer circuit 7 and a sub-buffer circuit 21 which restricts an output current by the gate size of a MOS transistor.例文帳に追加

排他論理型の位相比較器３’から出力される位相差信号を、メインバッファ回路４とサブバッファ回路７と、出力電流をＭＯＳトランジスタのゲートサイズにより制限したサブバッファ回路２１を介してループフィルタ１２へ入力する。 - 特許庁

This power supply consists of an N buffer 22, a P buffer 23, a comparator 24, a variable resistance control circuit 25, voltage-dividing resistors R1 to R4, variable resistors r1 to r3 and a resistor Rr.例文帳に追加

電源装置は、Ｎバッファ２２と、Ｐバッファ２３と、コンパレータ２４と、可変抵抗制御回路２５と、分圧抵抗Ｒ１〜Ｒ４と、可変抵抗ｒ１〜ｒ３と、抵抗Ｒｒと、から構成されている。 - 特許庁

The power amplifier is provided with a comparator COMP, to which an input signal has been applied and a digital buffer BUF coupled to the second input terminal Cin2 of the comparator COMP via a feedback low-pass filter LPFB.例文帳に追加

電力増幅器は、入力信号が印加される比較器ＣＯＭＰ、帰還ローパスフィルタＬＰＦＢを介して前記比較器ＣＯＭＰの第２の入力端子Ｃｉｎ２に結合されたデジタルバッファＢＵＦを備える。 - 特許庁

An LPF 12 and a comparator 16 output a pulse resulting from the delay of the rising edge of the non-inverted pulse upon receiving the non-inverted pulse from the buffer 10 circuit.例文帳に追加

ＬＰＦ１２及び比較器１６は、バッファ１０からの非反転パルスを受けて、その立ち上がりエッジを遅延したパルスを出力する。 - 特許庁

Similarly, an LPF 14 and a comparator 18 output pulses resulting from the delay of the rising edge of the inverted pulse upon receiving the inverted pulse from the buffer 10 circuit.例文帳に追加

同様に、ＬＰＦ１４及び比較器１８は、バッファ１０からの反転パルスを受けて、その立ち上がりエッジを遅延したパルスを出力する。 - 特許庁

Hence, a control circuit 205 can precisely adjust an impedance adjusting output buffer 203 by using a comparison result of a comparator 211.例文帳に追加

このため、コンパレータ２１１の比較結果を使用して制御回路２０５はインピーダンス調整用出力バッファ２０３を高精度に調整可能である。 - 特許庁

To provide a buffer method and system of a comparator base, capable of enhancing a drive capacity of a high-gain amplifier with a load of a switch capacitor.例文帳に追加

スイッチトキャパシタの負荷を有する高利得増幅器の駆動容量を高めるコンパレータベースのバッファ方法及びシステムを提供することを目的とする。 - 特許庁

In the same way as the preceding stage, only when the output of the flip-flop 107 is "1", the gated buffer 114 is turned on and the character string comparator 104 operates.例文帳に追加

前段と同様に、フリップフロップ１０７の出力が「1」の場合にのみ、ゲーテッドバッファ１１４がON状態となり、文字列比較器１０４が動作する。 - 特許庁

The DC offset compensation circuit 35 includes a buffer 351, a low-pass filter 352 for DC voltage value detection and a comparator 353a for compensation voltage generation.例文帳に追加

ＤＣオフセット補償回路３５は、バッファ３５１、ＤＣ電圧値検出用低域通過フィルタ３５２、補償電圧発生用比較器３５３ａからなる。 - 特許庁

A delay locked loop DLL circuit is provided with a clock buffer, a phase comparator, a charge pump, a loop filter, a voltage controlled delay circuit and a fixed delay circuit.例文帳に追加

ＤＬＬ回路は、クロックバッファＣＢ、位相比較器ＦＣＰ、チャージポンプＣＰ、ループフィルタＬＦ、電圧制御遅延回路ＶＤＬ、固定遅延回路ＤＬを備える。 - 特許庁

In a comparator U3, an input signal Y is connected to a non-inversion terminal via the buffer U1 and X-ΔV is connected to an inversion input terminal, and similarly, when &verbar;X-Y&verbar;<ΔV is satisfied, the comparator U3 outputs H, otherwise, it outputs L.例文帳に追加

コンパレータＵ３は、非反転入力端子にバッファＵ１を介した入力信号Ｙが、反転入力端子にＸ−ΔＶが接続し、同様に｜Ｘ−Ｙ｜＜ΔＶが成立したときＨを、非成立の場合Ｌを出力する。 - 特許庁

The phase comparator 150 receives an output of a buffer 102 receiving an input signal IN1 and an output of a buffer 104 receiving an input signal IN2 and provides outputs of signals SLOW and FAST being phase comparison results.例文帳に追加

位相比較器１５０は、入力信号ＩＮ１を受けるバッファ１０２の出力および入力信号ＩＮ２を受けるバッファ１０４の出力を受けて位相比較結果である信号ＳＬＯＷ、ＦＡＳＴを出力する。 - 特許庁

As source supply voltage of the buffer circuit IC0, a voltage is used which allows an intermediate value of high-potential voltage and low-potential voltage of the output from the comparator OP1 which is substantially equal to the threshold of the input voltage of the buffer circuit IC0.例文帳に追加

コンパレータＯＰ１から出力される出力の高電位レベルの電圧と低電位レベルの電圧との中間値がバッファ回路ＩＣ０の入力電圧のほぼ閾値となる電圧をバッファ回路ＩＣ０の電源電圧とする。 - 特許庁

Further, the memory controller includes a comparator 4 for comparing the data values stored in the at least two FIFO buffer parts and a control circuit 3 for controlling the delay time of the data strobe signals by using the delay circuit 3 on the basis of the compared result 10 of the comparator 4.例文帳に追加

更に、少なくとも２つのＦＩＦＯバッファ部に格納されたデータ値を比較する比較器４と、比較器４の比較結果１０に基づき、遅延回路３を用いてデータストローブ信号の遅延時間を制御する制御回路３を有する。 - 特許庁

The differential input buffer 2 consists of an internal differential input buffer 122, that receives a differential signal (strobe P signal 26 and strobe N signal 27), an internal differential input buffer 224, that receives the strobe P signal 26 and an external reference voltage-use power supply 23, and the phase comparator 21 that receives output signals from the internal differential input buffer 122 and the internal differential input buffer 224.例文帳に追加

差動入力バッファ２は、差動信号（ストローブＰ信号２６、ストローブＮ信号２７）を入力とした内部差動入力バッファ１２２と、ストローブＰ信号２６と外部参照電圧用電源２３を入力とした内部差動入力バッファ２２４と、内部差動入力バッファ１２２と内部差動入力バッファ２２４の出力信号を入力とした、位相比較器２１から構成される。 - 特許庁

This device is constituted of an external resistor R, an external capacitor C, a first constant current circuit 6, a second constant current circuit 7, a PWM comparator 3, and a buffer circuit 4.例文帳に追加

外部抵抗Ｒと、外部コンデンサＣと、第１定電流回路６と、第２定電流回路７と、ＰＷＭ比較器３と、バッファ回路４とで構成されている。 - 特許庁

The input circuit of the mixer circuit is provided with a voltage comparator circuit 16A which compares voltage of DC potential VRX of the output end of the signal source 15A and DC potential VS of an input end of the buffer amplifier.例文帳に追加

信号源１５Ａの出力端の直流電位ＶRXと、バッファアンプの入力端の直流電位ＶSとを電圧比較する電圧比較回路１６Ａを設ける。 - 特許庁

The output of a photo diode 1 which detects an optical signal from an optical fiber sequentially passes an initial-stage amplifier part, an amplifier 17, a hysteresis comparator 18, a buffer 19, and an output stage.例文帳に追加

光ファイバからの光信号を検知するフォトダイオード１の出力は、初段アンプ部、アンプ１７、ヒステリシスコンパレータ１８、バッファ１９および出力段を順次経由する。 - 特許庁

A level comparator 21 and a carrier counter 22 of a bias voltage control section 20 compare the level stored in the buffer memory 16 with a threshold, to count number of the level signals exceeding the threshold.例文帳に追加

バイアス電圧制御部２０のレベル比較器２１、キャリアカウンタ２２はバッファメモリ１５に記憶されたレベル信号と閾値を比較し、閾値以上の信号数をカウントする。 - 特許庁

The offset cancel circuit comprises a buffer 2 with an offset adjustment function, a comparator 3, an up/down counter 4, a calibration D/A converter 5, and a V/I conversion circuit 6.例文帳に追加

オフセットキャンセル回路は、オフセット調整機能付きバッファ２と、コンパレータ３と、アップ／ダウン・カウンタ４と、キャリブレーション用Ｄ／Ａコンバータ５と、Ｖ／Ｉ変換回路６とからなる。 - 特許庁

The phase comparator circuit 1 compares the phase of the output of the buffer 6 with a phase of the input signal and controls the oscillated frequency of a VCO 4 depending on the result of phase comparison.例文帳に追加

位相比較回路１では、バッファ６の出力と入力信号との位相を比較し、この位相比較結果に応じてＶＣＯ４の発振周波数を制御する。 - 特許庁

A voltage at which an intermediate voltage between a high level voltage and a low level voltage of a phase comparison output outputted from the phase comparator 1 is nearly equal to an input voltage given to the buffer circuit 2 is selected as a power supply voltage of the buffer circuit 2.例文帳に追加

ここで、位相比較器１から出力される位相比較出力の高電位レベルの電圧と低電位レベルの電圧との中間値がバッファ回路２の入力電圧のほぼ閾値となる電圧をバッファ回路２の電源電圧とする。 - 特許庁

When an address signal on an address bus 3 coincides with the break address, a comparator 13 controls a buffer 16, and the break instruction is given to a CPU 1 through a data bus 5 for instruction.例文帳に追加

アドレスバス３上のアドレス信号がブレークアドレスに一致すると、比較器１３によってバッファ１６が制御され、ブレーク命令が命令用データバス５を介してＣＰＵ１に与えられる。 - 特許庁

The class AB buffer amplifier has a comparator unit for comparing the input voltage with the output voltage on the output node, to generate the first and second signals from the comparison result.例文帳に追加

ＡＢ級バッファ増幅器は、入力電圧および出力ノードの出力電圧を比較し、その比較結果を第１および第２信号として発生させる比較部をさらに具備する。 - 特許庁

The serial forwarding device is provided with a comparator for deciding whether reception data from a serial host is a control packet or not, a buffer for holding reception data decided as a control packet by the comparator, and a counter for measuring the time after the no-response state between the serial host and a device.例文帳に追加

シリアルホストからの受信データが制御パケットであるかどうかを判定する比較器と、この比較器が制御パケットであると判定した受信データを保持するバッファと、シリアルホストとデバイスとの間が無応答状態となってからの時間を計測するカウンタとを備える。 - 特許庁

A system control part 19 determines the pulse signal MIR in each prescribed dot region and writes "1" in a buffer memory 24, when the pulse signal MIR output from the comparator 27 is "H" level, or writes "0" in a buffer memory 24 when the pulse signal MIR is "L" level.例文帳に追加

システム制御部１９は、所定のドット領域毎にパルス信号ＭＩＲを判定し、コンパレータ２７から出力されるパルス信号ＭＩＲが“Ｈ”レベルである場合にはバッファメモリ２４に“１”を書き込む一方、“Ｌ”レベルである場合には“０”を書き込む。 - 特許庁

A semiconductor device comprises: a replica buffer 110 driving a calibration terminal ZQ; a reference potential generating circuit 200 generating a reference potential VREF; a comparator circuit 151 comparing a potential appearing at the calibration terminal ZQ with the reference potential VREF; and a control circuit 140 changing the output impedance of the replica buffer 110 based on the comparison result by the comparator circuit 151.例文帳に追加

キャリブレーション端子ＺＱを駆動するレプリカバッファ１１０と、基準電位ＶＲＥＦを生成する基準電位生成回路２００と、キャリブレーション端子ＺＱに現れる電位と基準電位ＶＲＥＦとを比較する比較回路１５１と、比較回路１５１による比較の結果に基づいてレプリカバッファ１１０の出力インピーダンスを変化させるコントロール回路１４０とを備える。 - 特許庁

A first comparator for comparing a noninverted clock signal inputted from a PADI with an inverted clock signal inputted from a PADR, a second comparator for comparing the noninverted clock signal with reference voltage Vref, and a third comparator for comparing the inverted clock signal with the reference voltage Vref are provided in a differential buffer part DB 1, and their outputs are defined as Y, YI and YR, respectively.例文帳に追加

差動バッファ部ＤＢ１内に、ＰＡＤＩから入力される非反転クロック信号及びＰＡＤＲから入力される反転クロック信号を比較する第１比較器、非反転クロック信号と参照電位Ｖrefとを比較する第２比較器、反転クロック信号と参照電位Ｖrefとを比較する第３比較器とを設け、それぞれの出力をＹ、ＹＩ、ＹＲとする。 - 特許庁

A depth comparator 112 compares a depth value included in the structure instance taken from the pre-fetch buffer 108 with a depth value included in the structure instance taken from the recycle buffer 110, and the structure instance to be displayed at a more back portion is selected, then outputted into a latter part.例文帳に追加

デプスコンパレータ１１２は、プリフェッチバッファ１０８から取り出した構造体インスタンスに含まれるデプス値と、リサイクルバッファ１１０から取り出した構造体インスタンスに含まれるデプス値と、を比較して、より奥に表示されるべき構造体インスタンスを選択して、後段に出力する。 - 特許庁

The chip address comparator 24 compares its own chip address INTCAi stored in the fuse 23 with the chip address EXTCAi inputted from the address buffer 17 and outputs whether they match or not as the address flag signal CAFLG to the CE buffer 26.例文帳に追加

チップアドレス比較器２４は、ヒューズ２３に記憶された自己のチップアドレスＩＮＴＣＡｉとアドレスバッファ１７から入力されたチップアドレスＥＸＴＣＡｉとを比較し、一致するか否かをアドレスフラグ信号ＣＡＦＬＧとしてＣＥバッファ２６に出力するよう構成されている。 - 特許庁

The control unit 50 is provided with a gm amplifier 1, a control circuit 2, a buffer 3, a triangular wave generating circuit 4, a comparator 5, a driver 6, a capacitor C1, a switching terminal Plx, and a feedback terminal Pfb.例文帳に追加

制御部５０には、ｇｍアンプ１、制御回路２、バッファ３、三角波発生回路４、コンパレータ５、ドライバ６、コンデンサＣ１、スイッチング端子Ｐｌｘ、及びフィードバック端子Ｐｆｂが設けられる。 - 特許庁

A comparator 22 carries out binary processing for surrounding pixels, binarized after the target pixel by using the threshold adjusted by a threshold calculating unit 26 through the use of the adjustment stored in the threshold adjusting buffer 30.例文帳に追加

着目画素以降に二値化される周辺画素については、閾値算出器２６により該閾値調整バッファ３０に記憶された調整値で調整された閾値を用いて、比較器２２で二値化処理を行う。 - 特許庁