| 例文 |
connected referenceの部分一致の例文一覧と使い方
該当件数 : 1398件
Thereby, balance adjustment of electric charges accumulated in parasitic capacitance CPi of each reference bit line connected in parallel is performed, reference voltage VREF is distributed as equal plural bit line reference voltage V/BLi.例文帳に追加
それにより並列に接続された各参照ビット線の寄生容量CPiに蓄積されている電荷の平衡調整が行われ、基準電圧VREFが等しい複数のビット線参照電圧V/BLiに配分される。 - 特許庁
In a part of the plurality of comparators 12, a reading signal line 3 is connected with the first input terminal 35 and the reference signal line 14 is connected with the second input terminal 36.例文帳に追加
複数の比較器12の一部には、第一入力端子35に読出信号線3が接続され且つ第二入力端子36に参照信号線14が接続される。 - 特許庁
In an operational amplifier 22, a feedback resistor 23 is connected between an inverted input end and an output end, and a reference voltage Vref is connected to a non-inverted input terminal.例文帳に追加
演算増幅器22は、反転入力端と出力端間に帰還抵抗23が接続されるとともに、非反転入力端に基準電圧Vrefが接続されている。 - 特許庁
A resistor 10 and an npn transistor 11 are connected in series between an internal reference constant voltage and a gland, and a base terminal and a connector terminal of the transistor 11 are connected to each other.例文帳に追加
内部基準定電圧・グランド間において抵抗10とnpnトランジスタ11が直列に接続され、トランジスタ11のベース端子とコレクタ端子とが接続されている。 - 特許庁
One end of four serial resistors R1 is connected to a reference voltage through an operational amplifier 8 and the other end is connected to an external variable resistor 25 through a terminal 24.例文帳に追加
4本の直列抵抗R1の一端は演算増幅器8から基準電圧VLCDと接続し、他端は端子24を介して外部可変抵抗25と接続する。 - 特許庁
The source of the switching element 111 is connected to a reference potential source via a terminal A and the source of the switch element 112 is connected to a constant potential source via a terminal B.例文帳に追加
スイッチ素子111のソースには、端子Aを介して基準電位源が接続され、スイッチ素子112のソースには、端子Bを介して定電位源が接続される。 - 特許庁
The first detection part 72a detects the first apparatus 30a presently not connected to the network 5a in spite of having been connected to the network 5a in the past in reference to the storage part 25b.例文帳に追加
第1検出部72aは、記憶部25bを参照し、ネットワーク5aに以前に接続されていたが、現在接続されていない第1機器30aを検出する。 - 特許庁
The control terminal of the switching circuit is connected to the exposed chassis of one secondary battery and the exposed chassis of the other secondary battery is connected to the reference potential of the charging power supply.例文帳に追加
スイッチング回路の制御端子は1つの二次電池のシャーシ露出部に接続され、他の二次電池のシャーシ露出部は充電電源の基準電位に接続される。 - 特許庁
The three reference GND layers 27 are connected with each other using through-holes 25a, 25b, and the three power source planes 23 are connected with each other via through-holes 71a, 71b.例文帳に追加
3つのリファレンスGND層27はスルーホール25a,25bによって互いに接続され、3つの電源プレーン23はスルーホール71a,71bによって互いに接続されている。 - 特許庁
The inverting input (-) of the operational amplifier is connected to the other terminal of the second capacitor C2, and also connected to a second reference voltage through second switches NMOS3 and PMOS3.例文帳に追加
オペアンプの反転入力(-)は第2のコンデンサーC3の他方端子に接続され、かつ第2のスイッチ(NMOS3,PMOS3)を介して第2の基準電圧に接続される。 - 特許庁
An integrated circuit including a transistor comprises a first electrode connected to an output bonding pad and a second electrode connected to a reference potential such as a grounded bonding pad.例文帳に追加
出力ボンディングパッドに連結された第1の電極と、接地ボンディングパッドなどの基準電位に連結された第2の電極と、を有するトランジスタを含む集積回路。 - 特許庁
In the remainder of the plurality of comparators 12, the reference signal line 14 is connected with the first input terminal 35 and the reading signal line 3 is connected with the second input terminal 36.例文帳に追加
複数の比較器12の残りには、第一入力端子35に参照信号線14が接続され且つ第二入力端子36に読出信号線3が接続される。 - 特許庁
The reference face 474a is connected to each projection 474b at an angle so as to form a corner 474c.例文帳に追加
基準面474aと突出部474bとは隅部474cが形成されるように角度をなして接続されている。 - 特許庁
To provide a mobile radio capable of securing high antenna performance without reference to the position where a battery part and a circuit board are connected.例文帳に追加
電池部と回路基板との接続位置によらず、高いアンテナ性能を確保できる携帯無線機を提供する。 - 特許庁
To provide electronic equipment wherein the reference-potential line of its circuit board can be connected electrically with its housing by a simple configuration.例文帳に追加
簡易な構成によって回路基板の基準電位線を筐体と電気的に接続し得る電子機器を提供する。 - 特許庁
The light emitting element, the current supply circuit, and the switch part are connected in series between a power supply reference line and a power supply line.例文帳に追加
発光素子と、電流源回路と、スイッチ部とは、電源基準線と、電源線の間に直列に接続されている。 - 特許庁
The light emitting element, the current supply circuit, and the switch portion are connected in series between a power supply reference line and a power supply line.例文帳に追加
発光素子と、電流源回路と、スイッチ部とは、電源基準線と、電源線の間に直列に接続されている。 - 特許庁
Consequently, an input line for inputting a reference voltage to an error amplifier is connected to a ground line.例文帳に追加
これより、誤差増幅器に基準電圧を入力する入力ラインがグランドラインに導通接続された状態となる。 - 特許庁
The output is fixed to a desired potential by selecting the resistance of the resistor connected to the reference potential appropriately.例文帳に追加
基準電位に接続された抵抗値を適切に選択することにより出力を所望の電位に固定できる。 - 特許庁
The current supply is connected between a voltage supply and an output terminal, and the output terminal outputs a reference voltage.例文帳に追加
電流源が電圧源および出力端間に連結され、そのうち、出力端が参考電圧を出力する。 - 特許庁
PMOS transistors for load QP1 and QP2 are connected to the sense node SA and the reference sense node RSA respectively.例文帳に追加
センスノードSA及び参照センスノードRSAには負荷用PMOSトランジスタQP1,QP2が接続されている。 - 特許庁
An analog-to-digital converter inspecting circuit 14 for checking an operation/non-operation is connected to the analog-to-digital converter 1 as a reference.例文帳に追加
基準となるA/D変換器1に動作/非動作をチェックするA/D変換器検査回路14を接続する。 - 特許庁
The third MOSFET Qn3 has its one end supplied with the reference current and its other end connected to the gate terminal.例文帳に追加
第3MOSFETQn3は、一端において参照電流を供給され、一端をゲート端子と接続される。 - 特許庁
A collector of a first transistor Tra1 is connected to the reference terminal Vref, and control voltage is applied to a base.例文帳に追加
第1のトランジスタTra1のコレクタは参照端子Vrefに接続され、ベースに制御電圧が印加される。 - 特許庁
The charge pump 10 is connected with a controller 20, that compares the output node of the charge pump 10 with a reference potential.例文帳に追加
チャージポンプ10は、チャージポンプ10の出力ノードを基準電位と比較する制御装置20に接続されている。 - 特許庁
The operational amplifier 4 has an inverting input terminal connected to the current input terminal 1 and has a non-inverting input terminal connected to the reference voltage input terminal 2 and has an output terminal connected to the voltage output terminal 3.例文帳に追加
演算増幅器4の反転入力端子は電流入力端子1に、非反転入力端子は基準電圧入力端子2に、出力端子は電圧出力端子3にそれぞれ接続される。 - 特許庁
In a delay circuit, a reference voltage source 50 is connected to the normal rotation terminal of a voltage comparator 11, and a fixed current source 40 is connected to the inverse terminal and connected to a terminal 201 through a switch circuit 21.例文帳に追加
また、遅延回路において、電圧比較器11の正転端子に基準電圧源50が接続され、反転端子に定電流源40が接続され、スイッチ回路21を介し端子201に接続されている。 - 特許庁
In connection among the semiconductor layers, the first and fifth semiconductor layers are connected with a first reference voltage, the second and fourth semiconductor layers are connected with a second reference voltage, the third semiconductor layer is connected with a second supply voltage, and the sixth semiconductor layer is connected with a first supply voltage.例文帳に追加
半導体層間の接続は、第1の半導体層および第5の半導体層は、第1の基準電圧に接続され、第2の半導体層および第4の半導体層は、第2の基準電圧に接続され、第3の半導体層は、第2の電源電圧に接続され、第6の半導体層は、第1の電源電圧に接続されている。 - 特許庁
The data receiving unit 130 is provided with a sampling circuit 10, a reference signal generating circuit 20 connected to the sampling circuit 10, a determining circuit 26 connected to the sampling circuit 10 and the reference signal generating circuit 20, a latch circuit 32 connected to the determining circuit 26, and a selector circuit 38 connected to the latch circuit 32.例文帳に追加
データ受信ユニット130はサンプリング回路10、このサンプリング回路10に連結される基準信号発生回路20、サンプリング回路10と基準信号発生回路20に連結される決定回路26、この決定回路26に連結されるラッチ回路32、ならびにラッチ回路32に連結される選択回路38を含む。 - 特許庁
When the responsive part becomes the non-contact state with the soln., a reference electrode 1 is not equivalently connected to the soln. and, therefore, the negative feedback circuit from the reference electrode 1 to an operational amplifier 9 is opened.例文帳に追加
感応部4が溶液と非接触となると、等価的に参照極1が溶液8に接続されないので、参照極1からオペアンプ9への負帰還回路はオープンになる。 - 特許庁
The planar reference board 71 is provided with an emissive opening mark 72, and a focal point correction mechanism for correcting the reference face is optically connected with the opening mark 72.例文帳に追加
その平面基準板71に発光性の開口マーク72を設け、その開口マーク72に前記基準面の較正を行うための焦点較正機構を光学的に接続する。 - 特許庁
A first transistor VSA0 is connected between the first and second nodes B1 and A1, and a predetermined potential Vref between a first reference potential and the second reference potential is supplied to a control electrode.例文帳に追加
第1のトランジスタVSA0は、第1および第2のノードB1,A1間に接続され、制御電極に第1および第2の基準電位の間の所定の電位Vrefが与えられる。 - 特許庁
Further, a voltage applied to a capacitor connected to a terminal opposed to the output terminal of the operational amplifier in a single end output is formed as a third reference voltage different from the reference voltage.例文帳に追加
さらに、シングルエンド出力の時に、演算増幅器の出力端子と反対の端子に接続した容量に印加する電圧を、基準電圧とは別の第3の参照電圧とした。 - 特許庁
At least one input (304) of at least one comparator (303) is connected between the individual reference elements (302) of the reference circuit network in the analog-to-digital converter (301), respectively.例文帳に追加
アナログデジタル変換器(301)の基準回路網における各基準素子(302)間に、少なくとも1つの比較器(303)の少なくとも1つの入力(304)が接続される。 - 特許庁
Switches 158 to 161 in a J interface part 150 are switched to the side of the NT mode and the reference point T, the reference point U and a TA interface part 140 are connected mutually.例文帳に追加
Jインタフェース部150内のスイッチ158〜161は、NTモード側に切り替えられ、参照点T、参照点U、及びTAインタフェース部140間が相互接続される。 - 特許庁
The reference signal voltage lines connected to the circuits 3-6 supply a reference voltage to sub A/D converters 9 and D/A converters 10 of each stage of the circuits 3-6.例文帳に追加
各段の回路3〜6のサブA/Dコンバータ9およびD/Aコンバータ10には、各回路3〜6に接続されたレファレンス電圧線からレファレンス電圧が供給されている。 - 特許庁
To synchronize a clocking counter to reference time by a single reference pulse generation section in an environment in which an input device and a plurality of information processors are connected to a single line.例文帳に追加
入力装置と複数の情報処理装置とが単一の回線に接続された環境で、単一の基準パルス生成部により入力装置の計時カウンタを基準時間に同期させる。 - 特許庁
Each of the first and second antenna devices determines a time difference between a reference pulse received from the base station device and a reference pulse received from the antenna device connected thereto by the electrical cable.例文帳に追加
第1及び第2のアンテナ装置の各々は、基地局装置から受信した基準パルスと、電気ケーブルで接続されたアンテナ装置から受信した基準パルスとの時間差を求める。 - 特許庁
The phase lock loop is connected to receive a reference clock signal and maintain a relative clock signal shifted in phase from the reference clock signal by an amount depending on the error signal.例文帳に追加
位相同期ループは、基準クロック信号を受信し、相関クロック信号が、基準クロック信号から誤差信号に従った量だけ位相シフトされて維持されるように接続される。 - 特許庁
A reference voltage input port 21 of the DDR memory 2 and a reference voltage input port 31 of the control IC 3 are connected to a voltage output line 45 of the voltage output circuit 4.例文帳に追加
DDRメモリ2の基準電圧入力ポート21及びコントロールIC3の基準電圧入力ポート31は、電圧出力回路4の電圧出力ライン45に接続されている。 - 特許庁
A measurement unit 1b obtains a reference clock signal which is extracted from a transmission channel connected to the communication device, and measures a frequency deviation between the clock signal and the reference clock signal.例文帳に追加
測定部1bは、通信装置に接続された伝送路から抽出されたリファレンスクロック信号を取得し、クロック信号とリファレンスクロック信号との周波数ずれを測定する。 - 特許庁
A reference voltage generating circuit 46 is connected to the signal input terminal 43, and generates a reference voltage having a voltage lower than the voltage to be input into the signal input terminal 43.例文帳に追加
基準電圧生成回路46は、信号入力端子43に接続され、信号入力端子43に入力される電圧より低い電圧を有する基準電圧を生成する。 - 特許庁
A reference memory cell block 2 is provided with 4 strings having memory cells of 4 different thresholds, and reference bitl lines REF1 to REF4 connected to the strings.例文帳に追加
参照メモリセルブロック2には、異なった4種のしきい値のメモリセルを個々に有する4本のストリングと、各ストリングの個々に接続された参照ビット線REF1〜REF4を設ける。 - 特許庁
To the reference voltage source 7, a switching circuit 8a which stops the voltage output of the reference voltage source 7 according to the voltage polarity of the other end B of the detection resistor R1 is connected.例文帳に追加
基準電圧源7に対し、検出用抵抗R1の他端(B)の電圧極性に応じて基準電圧源7の電圧出力を停止させる切換回路8aを接続する。 - 特許庁
In this semiconductor memory, a MOS transistor 19A constituting a reference level boost-up circuit is connected between a tail bias signal line 106 and a reference level input line 103.例文帳に追加
この半導体記憶装置は、リファレンスレベル突き上げ回路29を構成するMOSトランジスタ19Aを、テールバイアス信号線106とリファレンスレベル入力線103の間に接続した。 - 特許庁
A reference point grouping means 2 arranges a plurality of reference points isolated from each other inside the solid region, and defines one combination of the reference points connected by the connection segments passing through only the inside of the solid region among the connection segments connecting the other reference points as a group candidate, and associates all reference points with any group candidate.例文帳に追加
参照点グルーピング手段2は、塊領域の内側において互いに離間した複数の参照点を配置し、互いに他の参照点同士を連結した連結線分のうち塊領域の内側のみを通る連結線分で連結される参照点の一つの組合せをグループ候補とし、すべての参照点をいずれかのグループ候補に対応付ける。 - 特許庁
This ferroelectric memory device includes: a reference program part for adjusting and outputting the voltage of a reference level control signal by using a programmable register device to control the on/off of a switch for adjusting the capacitance of a capacitor connected to a driving power source; and a reference voltage generating part for outputting the reference voltage in accordance with the reference level control signal.例文帳に追加
強誘電体メモリ装置は、プログラマブルレジスタ装置を利用し、駆動電源に連結されたキャパシタの容量を調節するスイッチのオン・オフを制御することにより、レファレンスレベル制御信号の電圧を調節して出力するレファレンスプログラム部、及び前記レファレンスレベル制御信号に応じてレファレンス電圧を出力するレファレンス電圧発生部を含む。 - 特許庁
Also, one reference voltage connection wiring 131b is connected to a plurality of reference voltage connection terminals of the IC, and the reference voltage connection wiring 131b is formed so that the wiring width is larger than the width of a data wiring connected to a data input terminal disposed in the IC.例文帳に追加
また、ICの複数の基準電圧接続用端子に対して1つの基準電圧接続用配線131bを接続し、前記基準電圧接続用配線131bは、ICに設けられているデータ入力用端子に接続されるデータ配線よりも配線幅が太くなるように形成されている。 - 特許庁
Then the 2nd PLL IC 7b and the reference oscillator circuit 8 are connected via a capacitor C2 and an amplifier AMP, similar to the case with a conventional tuner 50 but with a reference oscillation amplifier being included in the 1st PLL IC 7a and the reference oscillator circuit 8 are connected via an inductor L1 which is an inductive element.例文帳に追加
そして、第2のPLLIC7bと基準発振子回路8とは従来例のチューナ50と同様にコンデンサC2及び増幅器AMPを介して接続されるが、第1のPLLIC7aに含まれる基準発振用の増幅器と基準発振子回路8とはインダクタンス素子であるインダクタL1を介して接続される。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|