「core memory」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The computer's RAM was magnetic core memory and ROM was core rope memory. 例文帳に追加

このコンピュータのRAMは磁気コア記憶装置であり、ROMはコアロープ記憶装置であった。 - コンピューター用語辞典

CACHE MEMORY SYSTEM, CPU CORE, AND CACHE MEMORY CONTROL METHOD例文帳に追加

キャッシュメモリシステム、ＣＰＵコア及びキャッシュメモリ制御方法 - 特許庁

a memory cell in a computer called magnetic core 例文帳に追加

コンピューターで,磁気コアという記憶素子 - EDR日英対訳辞書

The memory core timing signals have timing constraints to insure correct memory core operation.例文帳に追加

メモリコアタイミング信号は、正しいメモリコアオペレーションを確保するためにタイミング制約を有する。 - 特許庁

The semiconductor memory 10 is provided with a memory control part 13 and a memory core part 11.例文帳に追加

半導体メモリ１０は、メモリ制御部１３とメモリコア部１１とを備える。 - 特許庁

SEMICONDUCTOR DEVICE, MEMORY CORE CHIP, MEMORY PERIPHERAL CIRCUIT CHIP, AND SEMICONDUCTOR MEMORY DEVICE例文帳に追加

半導体装置、メモリコア部チップ、メモリ周辺回路部チップおよび半導体メモリ装置 - 特許庁

It is usually ASCII data, and may even describe the problem (Memory fault, Core dumped). 例文帳に追加

それは通常ASCII データで、 問題点の詳細 (Memory fault, core dump など) が記載されている可能性があります。 - FreeBSD

To stop only a memory core to be stopped, without externally designating the memory core.例文帳に追加

外部からメモリコアを指定することなく動作の停止が必要なメモリコアのみ動作を停止する。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE OF WHICH CORE AREA IS REDUCED例文帳に追加

コア面積が低減された半導体メモリ装置 - 特許庁

A memory core includes a bit line and a word line.例文帳に追加

メモリコアがビット線およびワード線を備えている。 - 特許庁

To stop only a memory core, which needs to be stopped from operating, from operating without specifying the memory core from outside.例文帳に追加

外部からメモリコアを指定することなく動作の停止が必要なメモリコアのみ動作を停止する。 - 特許庁

The magnetic memory device 10 comprises a magnetic memory medium 1, a core 2 and a coil 3 wound around the core 2.例文帳に追加

磁気メモリデバイス１０は、磁気メモリ媒体１と、コア２と、コア２に巻回されたコイル３とを備える。 - 特許庁

To provide nonvolatile semiconductor core memory performance which is reinforced by reducing stress on a core memory cell.例文帳に追加

コアメモリセル上のストレス低減により強化される不揮発性半導体コアメモリ性能を提供する。 - 特許庁

The memory core was wiped by that microdyne coupler.例文帳に追加

メモリコアはミクロダイン結合器 によって消されています - 映画・海外ドラマ英語字幕翻訳辞書

METHOD FOR MANUFACTURING OPTICAL MEMORY ELEMENT AND RESIN CORE/CLAD MEMBER FOR OPTICAL MEMORY ELEMENT例文帳に追加

光メモリ素子の製造方法及び光メモリ素子用樹脂製コア／クラッド部材 - 特許庁

Hi, it's me, manager! this time i'll tell you about the core memory例文帳に追加

やぁ 店長だ! 今回は コアメモリについて教えよう。 - 映画・海外ドラマ英語字幕翻訳辞書

The refresh control circuit supplies a refresh signal to at least one memory core, and operates a memory core for the prescribed period as a refresh core.例文帳に追加

リフレッシュ制御回路は、リフレッシュ信号をメモリコアの少なくとも１つに供給し、メモリコアをリフレッシュコアとして所定の期間動作させる。 - 特許庁

To provide a method for testing an embedded analog core in an integrated circuit chip having a microprocessor core and a memory core.例文帳に追加

マイクロプロセッサコアとメモリコアを有する集積回路チップ内の埋込みアナログコアをテストする方法を提供する。 - 特許庁

The memory core also includes a core cell electrically connected with the word line and the bit line.例文帳に追加

メモリコアは、また、ワード線およびビット線に電気的に接続されたコアセルを備えている。 - 特許庁

A plurality of memory arrays are prepared respectively on the core chips.例文帳に追加

コアチップにはそれぞれ複数のメモリアレイが設けられている。 - 特許庁

The memory cell array 1 of each memory core is divided into plural blocks Bi for each erasion unit.例文帳に追加

各メモリコアのメモリセルアレイ１は、消去単位毎に複数のブロックＢｉに分割される。 - 特許庁

Two or more memory modules 1 to 3 are provided inside an IC core.例文帳に追加

ＩＣコア内に２つ以上のメモリモジュール１〜３を設ける。 - 特許庁

To provide a semiconductor memory device of which core area is reduced.例文帳に追加

コア面積が低減された半導体メモリ装置を提供する。 - 特許庁

Two or more memory modules 1 to 3 are provided in an IC core.例文帳に追加

ＩＣコア内に２つ以上のメモリモジュール１〜３を設ける。 - 特許庁

CONSTITUTABLE REAL-PROTOTYPE HARDWARE USING CORE AND MEMORY MACRO例文帳に追加

コアおよびメモリ・マクロを使用した構成可能リアル・プロトタイプ・ハードウェア - 特許庁

To operate each memory core independently while suppressing increase in the circuit scale.例文帳に追加

回路規模を抑制しつつ各メモリコアが独立して動作する。 - 特許庁

Each memory core is constituted of flag cells FC and data cells C.例文帳に追加

各メモリコアは、フラグセルＦＣとデータセルＤＣとから構成される。 - 特許庁

/proc/kcore This file represents the physical memory of the system and is stored in the ELF core file format. 例文帳に追加

/proc/kcoreこのファイルはシステムの物理メモリを表現しており、ELF コアファイル形式 (core file format) で保持されている。 - JM

The read-out control circuit supplies a read-out signal for reading out data from a memory cell MC to at least one memory core to which a refresh signal is not supplied, and operates a memory core as a read-out core.例文帳に追加

読み出し制御回路は、メモリセルMCからデータを読み出すための読み出し信号を、リフレッシュ信号が供給されないメモリコアの少なくとも１つに供給し、メモリコアを読み出しコアとして動作させる。 - 特許庁

The circuit includes maintaining sector protection information in the core of memory cells in the nonvolatile memory device.例文帳に追加

本回路は、非揮発性メモリ装置におけるメモリセルからなるコア内にセクター保護情報を維持する。 - 特許庁

In the data processing device, a plurality of memory units, a processor core and a memory controller are provided.例文帳に追加

本発明のデータ処理装置は複数個のメモリ・ユニットと、プロセッサ・コアと、メモリ・コントローラとを有する。 - 特許庁

To get access to a memory region at a high speed by validly utilizing a memory region in a multi-core processor.例文帳に追加

マルチコアプロセッサ内のメモリ領域を有効に活用し、高速にメモリ領域にアクセスする。 - 特許庁

This circuit is provided with a memory core having plural memory cells, a command decoder, a mask circuit, and a control circuit.例文帳に追加

複数のメモリセルを有するメモリコアとコマンドデコーダとマスク回路と制御回路とを備えている。 - 特許庁

The video/graphic system is equipped with a memory device having a memory core and 1st and 2nd registers.例文帳に追加

ビデオ/グラフィックシステムは、メモリコアと、第１及び第２のレジスタとを有するメモリ装置を備えている。 - 特許庁

Packets received from the core network are stored in a memory (217).例文帳に追加

コアネットワークから受信したパケットは、メモリ内に格納される（２１７）。 - 特許庁

A processor core 8 executes program instructions fetched from the memory 6.例文帳に追加

プロセッサコア８は、メモリ６からフェッチされたプログラム命令を実行する。 - 特許庁

Even in a configuration of sharing a bus for inter-core communication and memory access, competition of inter-core communication and memory access is eased and eliminated.例文帳に追加

各コア間通信およびメモリアクセス用のバスを共有する構成でも、コア間通信とメモリアクセスの競合が緩和・解消される。 - 特許庁

Each core layer 2 of a hologram memory 11 laminated with a plurality of the core layers 2 is composed of a dichromatic hologram.例文帳に追加

コア層２が複数積層されたホログラムメモリ１１において、コア層２を二色ホログラムで構成する。 - 特許庁

In the core processors 11 to 13 and the L2 memories 31 to 34, multiple connection of the internal bus is spatially made and the core processors 11 to 13 and the L2 memories 31 to 34 are connected so that the core processor 12 accesses to the memory 32 and the core processor 13 access the L2 memory 34 simultaneously while the core processor 11 accesses the L2 memory 32.例文帳に追加

上記コアプロセッサ１１〜１３とＬ２メモリ３１〜３４は、内部バス１４を空間的に多重接続されており、コアプロセッサ１１がＬ２メモリ３１にアクセス中に、コアプロセッサ１２がＬ２メモリ３２に、コアプロセッサ１３がＬ２メモリ３４に同時にアクセスが可能なように接続される。 - 特許庁

A memory control signal 114 generated by a core (memory control circuit) 112 is inputted to a memory 111 through a shield circuit 113.例文帳に追加

コア（メモリ制御回路）１１２が生成するメモリ制御信号１１４は、シールド回路１１３を経てメモリ１１１に入力される。 - 特許庁

A processor core 5 of the PU 11 can use the built-in memory 1 as both of a main memory and a cache memory according to the address data.例文帳に追加

ＰＵ１１のプロセッサコア５は、アドレスデータにより、内蔵メモリ１を主メモリとしても、キャッシュメモリとしても利用することができる。 - 特許庁

The core member 51 may be composed of a shape memory alloy.例文帳に追加

また、上記芯部材（51）を形状記憶合金によって構成してもよい。 - 特許庁

METHOD AND DEVICE FOR ACCESSING MEMORY CORE PLURAL TIMES IN ONE CLOCK CYCLE例文帳に追加

１クロック・サイクル中にメモリ・コアを複数回アクセスする方法と装置 - 特許庁

MEMORY DEVICE WITH MODE-SELECTABLE PREFETCH AND CLOCK-TO-CORE TIMING例文帳に追加

モード選択可能プリフェッチおよびクロック対コアタイミングを伴うメモリ装置 - 特許庁

A proper memory cell is accessed according to the AI2 by an address decoder 31 for writing in the memory core 1.例文帳に追加

メモリコア１内の書込み用アドレスデコーダ３１により、ＡＩ２に従って適切なメモリセルがアクセスされる。 - 特許庁