「delay elements」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

canonic number of multipliers and delay elements 例文帳に追加

標準的な遅延素子数と乗算器数 - Weblio英語基本例文集

In a solid-state image sensor, a pulse delay section 101 includes a plurality of delay elements for transmitting a pulse.例文帳に追加

パルス遅延部101は、パルスを伝達する複数の遅延素子を含む。 - 特許庁

The delay line may be included in a delay-locked loop so as to match the period of the delay elements (101).例文帳に追加

遅延ラインは、遅延素子（１０１）の周期に一致するように遅延ロックループに含まれてもよい。 - 特許庁

The delay element chain 25 is constituted of delay elements in which input/output arranged corresponding to delay elements of each stage of the delay element chain 24 are reversed.例文帳に追加

遅延素子チェーン２５は、遅延素子チェーン２４の各段遅延素子に対応して配置された入出力を反転させた遅延素子により構成されている。 - 特許庁

In a delay circuit 10, a first delay unit 12 includes a plurality of delay elements as an object to detect delay characteristics.例文帳に追加

遅延回路１０において、第１遅延部１２は、遅延特性の検出対象として複数の遅延素子を含む。 - 特許庁

Subsequently, the delay amount adjustment unit 20 changes the delay amounts of all stages of at least one of the first delay elements D1 and the second delay elements D2 by a predetermined amount.例文帳に追加

続いて遅延量調節部２０は、第１遅延素子Ｄ１および第２遅延素子Ｄ２の少なくとも一方のすべてのステージの遅延量を、所定量だけ変化させる。 - 特許庁

The delay time correcting circuit individually corrects a delay time for each of a plurality of delay elements in order to compensate a variation in transistor performance among the plurality of delay elements.例文帳に追加

遅延時間補正回路は、複数の遅延素子間におけるトランジスタ性能のばらつきを補償すべく複数の遅延素子について個別に遅延時間を補正する。 - 特許庁

As for a delay circuit 1, in a data delay part 1a, input data are delayed by two or more data delay elements.例文帳に追加

遅延回路１では、データ遅延部１ａでは、入力データを、複数のデータ遅延素子によって遅延する。 - 特許庁

In the delay element chain 24, plural delay elements are connected in series in which a delay time is successively enlarged.例文帳に追加

遅延素子チェーン２４は、遅延時間が順次大きくなる複数の遅延素子が直列接続されている。 - 特許庁

To provide a register control delay lock loop(DLL) which can decrease the number of unit delay elements of a delay line for compensating delay.例文帳に追加

遅延を補償するための遅延ラインの単位遅延素子の数を減らすことのできるレジスタ制御ディレイロックループ（ＤＬＬ）を提供する。 - 特許庁

First pulse input terminals of a plurality of delay elements of a delay circuit 42 are respectively connected to corresponding one pulse output terminal of the plurality of the delay elements.例文帳に追加

遅延回路42の複数の遅延素子の各々の第１のパルス入力端子は複数の遅延素子の対応する１つのパルス出力端子に接続される。 - 特許庁

A second delay unit 14 includes a plurality of delay elements for outputting signals delayed in accordance with the delay characteristics of the first delay unit 12.例文帳に追加

第２遅延部１４は、第１遅延部１２の遅延特性に応じて遅延させた信号を出力するために複数の遅延素子を含む。 - 特許庁

In the first delay unit 12 and the second delay unit 14, the ratio between each of the delay values of the delay elements included therein is equivalent to the ratio between the reference time and a desired delay time in the second delay unit 14.例文帳に追加

第１遅延部１２および第２遅延部１４は、それぞれに含まれる遅延素子の遅延値の比率が、参照時間と第２遅延部１４において目標とする遅延時間との比率に等しい。 - 特許庁

The delay element capable of creating the predetermined delay time is selected from the plurality of delay elements and connected to the path requiring the predetermined delay time.例文帳に追加

所定の遅延時間を必要とする経路に、複数の遅延素子から所定の遅延時間を生成可能な遅延素子を選択して接続する。 - 特許庁

The pulse signal input into the delay element 21 in the first stage is delayed by total delay time of the delay elements to be output from the final stage delay element 2n.例文帳に追加

初段の遅延素子２１に入力されたパルス信号は、遅延素子の合計遅延時間だけ遅延されて、最終段の遅延素子２ｎから出力される。 - 特許庁

Also, the delay time correcting circuit uniformly corrects the delay time for each of the plurality of delay elements in order to compensate the variation in transistor performance in the plurality of delay elements caused by a change in operation environment.例文帳に追加

また、遅延時間補正回路は、動作環境の変化に起因する複数の遅延素子におけるトランジスタ性能の変動を補償すべく複数の遅延素子について一律に遅延時間を補正する。 - 特許庁

A plurality of delay elements A, B and C installed in a programmable delay generation device are adjusted so that the length of the delay setting span of each of the delay elements A, B and C is set as a predetermined set value T0.例文帳に追加

プログラマブル遅延発生装置に設けられる複数の遅延素子Ａ，Ｂ，Ｃを調整して遅延素子Ａ，Ｂ，Ｃの各々の遅延設定スパンの長さを所定の設定値Ｔ０に設定する。 - 特許庁

Each delay block receives delay data, selects some number of the plural clocks based on the delay data, and starts the respective delay elements so as to delay an input signal.例文帳に追加

各遅延ブロックは遅延データを受信し、遅延データに基づいて複数のクロックのうちある個数を選択し、入力信号を遅延させるべくそれぞれの遅延要素を起動する。 - 特許庁

Thus, the total delay time of the clock signals is changed by units which are finer than the delay time of the delay time of the delay elements 401 to 414 and the delay time of the selecting circuits 415 to 432.例文帳に追加

これにより、クロック信号の総合遅延時間を遅延素子４０１〜４１４の遅延時間と選択回路４１５〜４３２の遅延時間よりも微小な単位で変化させることができる。 - 特許庁

The unit delay time adjusting circuit is connected to each unit delay device and comprises many programmable delay elements lengthening a delay time of each unit delay device responding to the CAS latency signal.例文帳に追加

単位遅延時間調節回路は各単位遅延器に連結され、ＣＡＳレイテンシ信号に応答して各単位遅延器の遅延時間を長くする多数のプログラマブル遅延素子を含む。 - 特許庁

To provide a variable delay circuit and control method thereof capable of improving setting accuracy of a delay time by setting the delay time shorter than a minimum delay time of delay elements.例文帳に追加

遅延素子の最小遅延時間よりも短い遅延時間を設定し、遅延時間の設定精度を向上させることができる可変遅延回路及びその制御方法を提供する。 - 特許庁

A ring oscillation circuit 28 comprises delay elements 21, 23 to 25.例文帳に追加

遅延素子２１、２３〜２５によりリング発振回路２８を形成する。 - 特許庁

The plurality of delay elements 22 compensate the variation of the amount of delay on the plurality of vibration elements 12 unified into the same element group.例文帳に追加

複数の遅延素子２２は、同一の素子グループに纏められる複数の振動素子１２に関する遅延量のばらつきを補償する。 - 特許庁

While the input data are sequentially shifted by the delay elements 1 and 5, the delay elements 2 and 6, the delay elements 3 and 7 and the delay elements 4 and 8, inverse spread code sequence of the codes 1-4 and the codes 5-8 is sequentially shifted to calculate a correlation value between the input data and the inverse spread code sequence.例文帳に追加

遅延素子１と５、遅延素子２と６、遅延素子３と７、遅延素子４と８において入力データが順次シフトされる一方、コード１〜４、コード５〜８に逆拡散符号系列が順次シフトされ、入力データと逆拡散符号系列との相関値が計算される。 - 特許庁

The number of delay stages means the number of delay elements through which the clock signal 107 is passed for delaying.例文帳に追加

遅延段数とは、クロック信号１０７を遅らせるために通過させた遅延素子の個数を意味する。 - 特許庁

The digital control of the delay line elements can be gray-coded.例文帳に追加

これら遅延ライン要素のデジタル制御はグレイ符号化することができる。 - 特許庁

The delay means 12 comprises delay elements 12a-12h having BBD connected thereto by different numbers in conformation of the sensor elements 11a-11e so that delay times according to the sensor elements 11a-11e can be obtained.例文帳に追加

遅延手段１２は、センサ素子１１ａ〜１１ｅに応じた遅延時間が得られるようにＢＢＤをセンサ素子１１ａ〜１１ｅに対応付けて異なる個数ずつ接続した遅延素子１２ａ〜１２ｈにより構成される。 - 特許庁

Then, the delay element for maximizing the maximum delay time as the sum of a fixed delay time as the settable shortest delay time, and of the length of the delay setting span set as the set value T0, is selected from the delay elements A, B and C.例文帳に追加

次に、設定可能な最短遅延時間である固定遅延時間と設定値Ｔ０に設定された遅延設定スパンの長さとの和である最大遅延時間が最大となる遅延素子を遅延素子Ａ，Ｂ，Ｃから選択する。 - 特許庁

A CPU 21 controls a delay time of one of variable delay elements VDL1 and VDL2 by delay control signals DLC1 and DLC2.例文帳に追加

ＣＰＵ２１は、遅延制御信号ＤＬＣ１，ＤＬＣ２によって一方の可変遅延素子ＶＤＬ１，ＶＤＬ２の遅延時間を制御する。 - 特許庁

Delay elements may be provided in antenna output channels, or with suitable code construction, delay may be omitted.例文帳に追加

遅延素子がアンテナ出力チャネルに提供されるか、または適切なコード構造によって遅延が省略される。 - 特許庁

Concretely, the control part controls the delay time t so that the delay time t is made longer as the number x of light emission object elements is larger.例文帳に追加

具体的には、発光対象素子数ｘが多いほど遅延時間ｔが長くなるように制御する。 - 特許庁

The SAW elements 12 and 14 delay the electric signals by prescribed delay time and output them to the adder 15.例文帳に追加

ＳＡＷ素子１２，１４は、電気信号を所定の遅延時間だけ遅延して加算器１５に出力する。 - 特許庁

The number of the delay elements and the number of the selecting circuits through which the clock signals are made to pass among the delay elements in the two columns and the selecting circuits in the two columns are changed.例文帳に追加

前記２列の遅延素子と前記２列の選択回路のうち、クロック信号を通過させる遅延素子の数と選択回路の数を変更する。 - 特許庁

The combination of the taps for which the delay time being the highest common factor of the first delay time generated by the first buffer delay elements and the second delay time generated by the second buffer delay elements is a resolution, realized by supplying address data from a decoder to the multiplexer.例文帳に追加

第一バッファ遅延素子が生成する第一の遅延時間と、第二バッファ遅延素子が生成する第二の遅延時間との、最大公約数の遅延時間を分解能とするタップの組み合わせを、デコーダからマルチプレクサへアドレスデータを与えて、実現する。 - 特許庁

To provide a delay control circuit which delays a strobe signal by using a variable delay circuit including a plurality of unit delay elements and which performs an operation test of all the unit delay elements in a short time, not depending on the nonuniformity in the unit delay time of each chip.例文帳に追加

複数の単位遅延素子から構成される可変遅延回路を用いてストローブ信号を遅延させるものであって、チップ毎の単位遅延時間のばらつきによらず、全単位遅延素子の動作テストを短時間で行うことができる遅延制御回路の提供。 - 特許庁

The amount of a delay of delay adjusting elements 40, 41 and 42 is preliminary set such that the difference of the delay caused by a difference of the load at the output stage of the scan selectors 10, 11 and 12 is cancelled by the delay adjusting elements 40, 41 and 42.例文帳に追加

スキャンセレクタ１０、１１、１２の出力段に負荷の違いによって生じる遅延量の差を、遅延調整素子４０、４１、４２により上記遅延量を相殺できるように遅延調整素子の遅延量を設定しておく。 - 特許庁

A detection unit 16 detects the number of delay elements used in the first delay unit 12 to delay an input signal just by a predetermined reference time.例文帳に追加

検出部１６は、第１遅延部１２が入力信号を所定の参照時間だけ遅延させるのに必要な遅延素子の段数を検出する。 - 特許庁

An intermediate value of an upper limit and a lower limit of the delay time by which a correct test data pattern is obtained is set in the delay time of the variable delay elements 134, 144.例文帳に追加

正しい試験データパターンが得られた遅延時間の上限及び下限の中間値を、可変遅延素子１３４、１４４の遅延時間に設定する。 - 特許庁

The delay circuit 350 is constituted by connecting a plurality of the basic delay elements in series while including one delay element for adjustment which has a delay ratio R generated by the delay ratio adjusting circuit 330 as an initial stage.例文帳に追加

遅延比率調整回路３３０によって生成された遅延比率Ｒを有する調整用遅延素子１個を初段とし、基本遅延素子を複数個直列接続して遅延回路３５０を形成する。 - 特許庁

A buffer circuit (delay elements) having a number of stages corresponding to the phase adjustment value Dp is connected in series with the second delay circuit 32.例文帳に追加

第２遅延回路３２は、位相調整値Ｄｐに応じた段数のバッファ回路（遅延素子）を直列に接続する。 - 特許庁

A plurality of delay elements D1-Dn is connected in multistage and delay the audio signal S4 every predetermined time τ.例文帳に追加

複数の遅延素子Ｄ１〜Ｄｎは多段接続されており、オーディオ信号Ｓ４を所定時間τずつ遅延させる。 - 特許庁

A plurality of signal transmission elements having a different delay time and a plurality of delay time variable transmission elements having a different delay time are combined and used, and this enables obtaining the delay signal sequence of the time interval shorter than the shortest delay transmission time of the signal transmission element or the delay time variable transmission element.例文帳に追加

遅延時間の異なる複数の信号伝送素子あるいは遅延時間の異なる複数の遅延時間可変伝送素子を組み合わせて用いることによって、信号伝送素子あるいは遅延時間可変伝送素子の最短遅延伝送時間より短い時間間隔の遅延信号列を得ることが可能になった。 - 特許庁

Clock pulses having various pulse widths can be generated by performing pulse-width modulation using superposition of output pulse signals from the respective delay elements of the ring oscillator 420 and output pulse signals from the respective delay elements of the delay circuit 350 having delay quantities corresponding to the delay ratio R.例文帳に追加

リング発振器４２０の各遅延素子からの出力パルス信号と遅延比率に対応する遅延量を有する遅延回路３５０の各遅延素子からの出力パルス信号を重畳することを用いて、パルス幅変調を行い各種パルス幅のクロックパルスを生成することが可能となる。 - 特許庁

Each optical delay element is provided between the adjacent optical storage elements.例文帳に追加

また、光遅延素子は、隣接する光記憶素子の間にそれぞれ設けられている。 - 特許庁

To provide a current detector having improved responsiveness even in the presence of inevitable delay elements.例文帳に追加

電流検出器に不可避の遅れ要素があっても、その応答性を改善する。 - 特許庁