「delay elements」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A memory interface circuit includes individual delay elements which adjust the timing of selected timing signals of the memory core timing signals.例文帳に追加

メモリインターフェイス回路は、メモリコアタイミング信号の選択されたタイミング信号のタイミングを調整する個々の遅延要素を含む。 - 特許庁

The oscillation circuit 42 includes delay elements 421-42n, nodes 460-46n, dummy buffers 441, 442, etc., and an output buffer 450.例文帳に追加

発振回路４２は、遅延素子４２１〜４２ｎと、ノード４６０〜４６ｎと、ダミーバッファ４４１，４４２，・・・と、出力バッファ４５０とを含む。 - 特許庁

A first power plane 1 and a second power plane 3 are connected by a plurality of line elements 2, and each propagation delay time of the plurality of line elements 2 is different from each other.例文帳に追加

第１の電源プレーン１と第２の電源プレーン３とを複数の線路素子２によって接続すると共に、複数の線路素子２それぞれの伝播遅延時間を異ならせる。 - 特許庁

A lumped-constant differential delay line DL is formed by arranging inductors Lo as passive series elements and capacitors as passive parallel elements, in a differential 4-terminal network of a ladder shape composed of the passive series elements and the passive parallel elements arranged in differential lines 1 and 3.例文帳に追加

集中定数差動遅延線ＤＬは、差動線路１、３中に配置された受動直列素子および受動並列素子からなる梯子型の差動４端子回路において、受動直列素子にインダクタＬｏを、受動並列素子にキャパシタＣｏを配置して形成される。 - 特許庁

To provide a correction system for delay time deviation, which does not use an expensive measuring instrument for adjusting the delay time deviation and is adaptive to a case where a delay time is different, owing to secular changes of elements from a radio base station to an antenna.例文帳に追加

遅延時間偏差の調整時に高価な測定器を用いることなく、さらに、無線基地局からアンテナまでの素子の経時経年変化によって遅延時間が異なった場合にも対処できる遅延時間偏差の補正方式を提供する。 - 特許庁

A delay operation part 1 refers to the timing constraint 4, calculates path delay to be added among all storage elements in the verification object circuit (RTL) 5 described by HDL and outputs a mathematical operation result to a delay added RTL generation section 2.例文帳に追加

遅延演算部１は、タイミング制約４を参照して、ＨＤＬで記述された検証対象回路（ＲＴＬ）５におけるすべての記憶素子間に付加すべきパス遅延を演算し、演算結果を遅延付加ＲＴＬ生成部２へ出力する。 - 特許庁

A reference signal Fin1 and its inverted signal Fin2, for example, are propagated in two delay circuits 11 and 13 where plural delay elements 111 to 11n and 131 to 13n which can switch delay time to two stage by a control signal are cascaded.例文帳に追加

たとえば、制御信号により遅延時間を２段階に切り換えることができる複数の遅延素子１１_1 〜１１_n ，１３_1 〜１３_n を縦続に接続した二組の遅延回路１１，１３内に、基準信号Ｆin１とその反転信号Ｆin２とを伝搬させる。 - 特許庁

The systems (67, 70 and 120) allow the use of the delay elements (61, 62, 73, 101 and 102) with a maximum delay of one-half (T/2) the clock period to continuously span a full clock cycle T delay range with full cycle-by-cycle reprogramming.例文帳に追加

システム（６７，７０，１２０）では、クロック期間の最大（Ｔ／２）の遅延時間で遅延素子（６１，６２，７３，１０１，１０２）の使用を可能とし、それにより、全クロックサイクルＴの遅延範囲を拡げて、完全なサイクルごとの再プログラミングを可能にする。 - 特許庁

To solve a problem that time during which a measurement value is obtained has prescribed delay time due to a plurality of delay elements when filter processing is digitally applied to output obtained from a sensor for detecting characteristics of a test piece.例文帳に追加

供試体の特性を検出するセンサから得られる出力をデジタル的にフィルタ処理するとき、複数ある遅延素子に起因して、測定値が得られる時刻は一定の遅延時間をもっている。 - 特許庁

By a control circuit 27 for the number of stages of the delay elements, the measurement result is held and a signal for selecting the number of stages is supplied to the delay circuit 13 when such the time comes that the recording operation to the optical disk is executed.例文帳に追加

遅延素子段数制御回路２７は、この計測結果を保持し、光ディスクに対して記録を実行する事態になったら、段数選択信号を遅延回路１３に供給する。 - 特許庁

Each of the steps comprises the following elements: a starting condition S(i) of the step; a delay timer T(i) for setting a delay time from after the establishment of the starting condition; a target arrival position P(i); and a moving velocity V(i).例文帳に追加

各工程は、その工程の起動条件Ｓ（ｉ）、起動条件成立後からの遅延時間を設定する遅延タイマＴ（ｉ）、目標到達位置Ｐ（ｉ）、移動速度Ｖ（ｉ）の要素で構成する。 - 特許庁

To provide an ultrasonic probe 2 that includes a delay material 8 and a transducer array 4 having a plurality of transducer elements 6 installed on the delay material 8, and is used for inspection of a workpiece 44.例文帳に追加

遅延材（８）と、該遅延材（８）上に据え付けられた複数のトランスデューサ素子（６）を有するトランスデューサアレイ（４）とを含む、被加工物（４４）の検査に使用される超音波プローブ（２）を提供すること。 - 特許庁

The terminals operate as fixed delay elements during the delivery (cut-through operation) other than own terminal and therefore, the plurality of display terminals are flickered simultaneously, by determining the light emission timing by taking the delay time into consideration.例文帳に追加

自端末以外の配信（カットスルー動作）時には固定の遅延素子として動作するので、その遅延時間を考慮して発光タイミングを定めることで、複数の表示端末装置を一斉に点滅する。 - 特許庁

Concerning signals to be outputted to antenna elements 27a and 27c, line length differences are respectively controlled by delay lines 25a and 25b.例文帳に追加

アンテナ素子２７ａ及び２７ｃに出力される信号はそれぞれ、遅延線２５ａ及び２５ｂによって路長差を調整される。 - 特許庁

Thus, the number of stages of delay elements can be adjusted in an averaged manner while reducing influences of power supply voltage fluctuation caused by noise.例文帳に追加

これにより、ノイズによる電源電圧の変動の影響を軽減し、平均化された遅延素子の段数の調整が可能となる。 - 特許庁

An output timing of an activation signal is controlled by the timing control circuit in accordance with one or the plurality of delay elements selected by the selection circuit.例文帳に追加

選択回路によって選択された１又は複数の遅延素子に応じて活性化信号の出力タイミングが制御される。 - 特許庁

To improve estimation accuracy by taking into account a correlation of performance between interconnects or elements in calculating delay distribution in an integrated circuit.例文帳に追加

集積回路の遅延分布の計算において、配線または素子間の性能の相関関係を考慮して、推定精度を向上させる。 - 特許庁

To prevent a delay in the parity circuit and the number of elements thereof from being increased and to avoid a coupling coefficient from being exponentially increased with respect to an input number.例文帳に追加

パリティ回路の遅延及び素子を増大させず、かつ、結合係数が入力数に対して指数的に増大しないようにする。 - 特許庁

To improve estimation accuracy while taking into account a correlation of performance between interconnects or elements when calculating delay distribution in an integrated circuit.例文帳に追加

集積回路の遅延分布の計算において、配線または素子間の性能の相関関係を考慮して、推定精度を向上させる。 - 特許庁

To ensure an oscillation frequency variable range with a little margin by reducing the influence of variations in transistor elements constituting a delay circuit 1.例文帳に追加

遅延回路１を構成するトランジスタ素子のばらつきの影響を低減し、少ない余裕で発振周波数可変範囲を確保する。 - 特許庁

A plurality of delay elements are arranged in the predetermined concentrated area on a semiconductor substrate 10 of the semiconductor integrated circuit 100.例文帳に追加

半導体集積回路１００において、複数の遅延素子を、半導体基板１０上の所定個所に集中して配置する。 - 特許庁

A delay circuit 25 forms a reference signal corresponding to each of a plurality of vibration elements for receiving of the vibrators 12 for receiving.例文帳に追加

遅延回路２５は、受信用振動子１２が備える複数の受信用振動素子の各々に対応した参照信号を形成する。 - 特許庁

To provide a multi-tap digital filter which reduces the data transfer frequency between tap data storing delay elements, while constituting it so as to enable product-sum operations in parallel.例文帳に追加

多タップのデジタルフィルタをパラレルに積和演算可能に構成しつつ、タップデータ記憶用遅延素子間のデータ転送頻度を低減する。 - 特許庁

In a light receiving control circuit 23, a delay data storage section 29 for storing delay data related to input delay time of light receiving signals S2 and S3 that correspond to a distance between each of light receiving elements 22e-22l and the light receiving control circuit 23 is provided.例文帳に追加

受光制御回路２３には、各受光素子２２ｅ〜２２ｌと受光制御回路２３との間に配される距離に対応した受光信号Ｓ２，Ｓ３の入力遅れ時間に関する遅延データを記憶する遅延データ記憶部２９が設けられている。 - 特許庁

The ultrasonic beam forming system includes a beam former adaptable for receiving respective output signals from the plurality of transducer elements, and delay elements which are included in the beam former and are connected to respective channels.例文帳に追加

また、本システムは、複数のトランスデューサ素子のそれぞれからの出力信号を受けるために適合されるビームフォーマ、及びビームフォーマに位置され、それぞれのチャネルと接続される遅延素子を含んでいる。 - 特許庁

A state change detection circuit 1002 sequentially compares pulse signals with each other among pulse signals latched by a lower latch circuit 9, which are output from two delay elements among a plurality of delay elements and outputs a state change detection signal when states of the two pulse signals are different from each other.例文帳に追加

状態変化検出回路1002は、下位ラッチ回路9によってラッチされたパルス信号のうち、複数の遅延素子のうちの２つの遅延素子から出力されたパルス信号を順に比較し、２つのパルス信号の間で状態が異なるときに状態変化検出信号を出力する。 - 特許庁

The delay circuit unit 101 consists of delay elements 1011, 1012 through which a logical signal is propagated, a comparison element 1013 that detects logical values of the logic signals propagated through them and compares them, and propagation control elements 1014, 1015 that control propagation of the logic signals depending on the comparison result.例文帳に追加

遅延回路ユニット１０１は、論理信号が伝播する遅延素子１０１１、１０１２と、それらを伝播する論理信号の論理値を検出し比較する比較素子１０１３と、その比較結果によって論理信号の伝播を制御する伝播制御素子１０１４、１０１５とからなる。 - 特許庁

A transmitting section 21 sets the delay time and drive amplitude for a plurality of neighboring vibrator elements selected by an element selecting section 22 among vibrator elements arrayed by an ultrasonic probe 3, based upon those transmission delay conditions or transmission amplitude conditions.例文帳に追加

そして、送信部２１は、超音波プローブ３において配列された振動素子の中から素子選択部２２が選択した隣接する複数個の振動素子に対する駆動パルスの遅延時間と駆動振幅を前記送信遅延条件及び送信振幅条件に基づいて設定する。 - 特許庁

In the communication device body 33, a delay processing section 48 is made to adjust timing of giving the transmitted signals to each of the antenna elements 34a-34d, and timing of performing the processing to the received signals received via each of the antenna elements 34a-34d based on the given component delay information.例文帳に追加

通信装置本体３３では、遅延処理部４８で、与えられた部品遅延情報に基づいて、各アンテナ素子３４ａ〜３４ｄに送信信号が与えられるタイミング、および各アンテナ素子３４ａ〜３４ｄを介して受信された受信信号に処理を施すタイミングを調整させる。 - 特許庁

To improve estimation accuracy by taking the correlation of performance between pieces of wiring or elements into consideration in calculation for a delay distribution of an integrated circuit.例文帳に追加

集積回路の遅延分布の計算において、配線または素子間の性能の相関関係を考慮して、推定精度を向上させる。 - 特許庁

Dielectrics or the parts suitable for substrate mounting such as a hollow resonation type and a surface mounting-type are used as delay elements 26A and 20A.例文帳に追加

遅延素子２６Ａ，２０Ａとしては誘電体又は空胴共振型でかつ表面実装型等基板実装に適した部品を用いる。 - 特許庁

A network element reads the cell delay stored in the message (108), and decides the number of netowork elements remaining on a future path (110).例文帳に追加

ネットワーク要素はメッセージから蓄積されたセル遅延を読取り（１０８）、また、未来のパス上に残るネットワーク要素の数を決定する（１１０）。 - 特許庁

To provide a scan chain formation method for suppressing the increase of delay elements and the increase of test costs while solving a timing error.例文帳に追加

タイミングエラーを解消しつつも、遅延素子の増加及び試験コストの増大を抑制することのできるスキャンチェーン形成方法を提供する。 - 特許庁

Each of the antenna elements is programmable with respective phase delay to direct microwave illumination beam toward a target of the human subject.例文帳に追加

アンテナ素子のそれぞれは、被検者上のターゲット向けてマイクロ波照射ビームを送るように、それぞれの位相遅れをプログラムすることが可能である。 - 特許庁

Further, the phase conjugate mirror may be a non-wavelength-shift phase conjugate mirror and an optical path of a network may be used as the optical delay elements.例文帳に追加

また、位相共役鏡は、無波長シフト位相共役鏡であってもよく、光遅延素子としては、ネットワークの光路を用いてもよい。 - 特許庁

The plurality of impedance elements divides a voltage of the plurality of frequency division signals, to generate a plurality of delay signals provided by delaying the oscillation signal.例文帳に追加

複数のインピーダンス素子は、前記複数の分周信号を分圧して、前記発振信号を遅延させた複数の遅延信号を生成する。 - 特許庁

The multiplexer applies time multiplex processing to the received signal and supplies the result to one delay line, consisting of N-stages and having P-sets of elements.例文帳に追加

このマルチプレクサは、受信した信号を時間多重化して、それをＰ個の素子を有するＮ段から成る１本の遅延線に供給する。 - 特許庁

To provide an optical component to be connected while adjusting optical signal delay, phase displacement, attenuation quantity, etc., thought fine-adjustment of distance between optical elements.例文帳に追加

光要素間距離を微調整して光信号の遅延量、位相変位、減衰量等を調節して接続する光部品を提供する。 - 特許庁

The matching unit 4 comprises a delay line 3 connected to an antenna element 1 and matching capacitors C1-C5 inserted via switch elements S1-S5 between multiple spots P1-P5 of the delay line 3 and a ground.例文帳に追加

整合器４は、空中線素子１に接続される遅延線路３と、遅延線路３の複数個所Ｐ１〜Ｐ５と接地間にそれぞれスイッチ素子Ｓ１〜Ｓ５を介して挿入される整合用コンデンサＣ１〜Ｃ５と、を備える。 - 特許庁

Receiving signals of an ultrasonic vibrator 3 disposed in a two-dimensional array are transmitted to the sub-array reception delay adding circuit 33 by the unit of sub-array, and inputted to CCD delay elements 53a-53e via a preamplifier 51.例文帳に追加

２次元アレイ配置された超音波振動子３５の受信信号は、サブアレイ単位でサブアレイ受信遅延加算回路３３に送られ、前置増幅器５１を介してＣＣＤ遅延素子５３ａ〜５３ｅに入力される。 - 特許庁

The data strobe signal and the data are coupled via paths having comparable numbers and types of delay elements to provide output data and data strobe signals having predetermined delay relationships with the external clock signal.例文帳に追加

データストローブ信号及びデータは、外部クロック信号と所定の遅延関係を有する出力データ及びデータストローブ信号を提供するために、同様の数及びタイプの遅延素子を有する複数のパスを介して結合される。 - 特許庁

The delay circuit is constituted of delay elements DLYW1, DLYW2,... DLYWn, the delay circuit has two upper and lower signal propagation paths, signals are propagated from left to right in the upper propagation route, and the signals are propagated from right to left in the lower propagation path.例文帳に追加

遅延素子ＤＬＹＷ１，ＤＬＹＷ２，…，ＤＬＹＷｎにより遅延回路が構成され、遅延回路は上下二つの信号伝搬経路を有し、上方の伝搬経路において信号は左から右へ、下方の伝搬経路において信号は右から左へ伝搬されていく。 - 特許庁

The circuit requiring the delay by the delay element is arranged within a gate array region 20 arranged at the center of the semiconductor substrate 10 designed by the gate array method, and at the same time, the plurality of deley elements are structured as a standard cell in the delay element arrangement region 40 outside of the gate array region 20.例文帳に追加

遅延素子による遅延を必要とする回路は、ゲートアレー方式で設計される半導体基板１０の中央に配置されたゲートアレー領域２０内に配置する一方、複数の遅延素子は、ゲートアレー領域２０の外側の遅延素子配置領域４０に、スタンダードセルとして構成される。 - 特許庁

Two delay circuits 40 and 41 amplify the FM-modulated signals through OR circuits 400 and 410, and delay the FM-modulated signals using delay elements 403 and 413 that have different parameters to output the two delayed FM-modulated signals to a phase detection circuit 42.例文帳に追加

２つの遅延回路４０，４１は、ＯＲ回路４００，４１０によりＦＭ変調信号を増幅し、異なるパラメータを有する遅延素子４０３，４１３によりＦＭ変調信号を遅延し、２つの遅延されたＦＭ変調信号を位相検波回路４２に出力する。 - 特許庁

To effectively reduce a delay by estimating the delay of a circuit by using a resistance value to determine an optimal buffer insertion position in reducing the delay due to buffer insertion of wiring because a correct resistance value of the wiring between circuit elements can be calculated by taking into consideration temperatures at respective positions of the wiring between the circuit elements constituting a semiconductor integrated circuit.例文帳に追加

半導体集積回路を構成する回路素子間の配線の各々の位置での温度を考慮して回路素子間の配線の正確な抵抗値を求めることができ、これにより、該配線のバッファ挿入による遅延削減を行う場合、この抵抗値を用いて回路の遅延を見積もることにより、最適なバッファ挿入位置を決めて、遅延削減を効果的に行う。 - 特許庁