「dummy element」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Each plane pattern width of a dummy cell active region 38 and a dummy cell element isolation region 40 partitions the dummy cell active region 38, and is optimized in the dummy cell 14.例文帳に追加

ダミーセル部１４では、ダミーセル活性領域３８及びこれを区画するダミーセル素子分離領域４０の各々の平面パターン幅が最適化されている。 - 特許庁

An element to be formed in a dummy element area 1e and an element area 1b in a proximity effect absorption area A does not contribute to storage of data as a dummy element.例文帳に追加

ダミー素子領域１ｅ及び近接効果吸収領域Ａ内の素子領域１ｂに形成される素子がダミーの素子としてデータの記憶には寄与しない。 - 特許庁

ELECTRON EMITTING ELEMENT HAVING DUMMY ELECTRODE, AND ITS MANUFACTURING METHOD例文帳に追加

ダミー電極を備えた電子放出素子及びその製造方法 - 特許庁

A probe 10 is provided with a dummy signal line 14 and a capacitor 18 as a dummy vibration element.例文帳に追加

プローブ１０にはダミー信号線１４及びダミー振動素子としてのキャパシタ１８が設けられている。 - 特許庁

The dummy cell 200 has the tunnel magnetoresistive element TMR and the access transistor ATR, and a similarly composed dummy access component ATRd and a dummy magnetoresistive element TMRd, and a dummy resistance adding part 205.例文帳に追加

ダミーセル２００は、トンネル磁気抵抗素子ＴＭＲおよびアクセストランジスタＡＴＲとそれぞれ同様に構成されたダミーアクセス素子ＡＴＲｄおよびダミー磁気抵抗素子ＴＭＲｄと、ダミー抵抗付加部２０５とを含む。 - 特許庁

The MIM capacitive element comprises a main MIM capacitive element part, and a dummy MIM element arranged therearound.例文帳に追加

ＭＩＭ容量素子は、主ＭＩＭ容量素子部とその周囲に配置されたダミーＭＩＭ素子部で構成される。 - 特許庁

Further, the width of an element forming area of the dummy transistor in the second area, is equal to or less than the half of the pitch of the dummy transistor.例文帳に追加

さらに、第２領域のダミートランジスタの素子形成領域の幅が、ダミートランジスタのピッチの半分以下。 - 特許庁

Consider adding a dummy element with a unique name. 例文帳に追加

一意な名前を持つダミーの要素を追加することを検討してください。 - PEAR

The interval (d)3 between respective capacitive elements of the first capacitative element 1, the second capacitative element 2, the dummy capacitive element 4, and the dummy capacitive element 5 of the outermost periphery is all made into an equal interval.例文帳に追加

第１の容量素子１、第２の容量素子２、ダミーの容量素子４と最外周のダミーの容量素子５のそれぞれの容量素子間の間隔（ｄ）３は、いずれも等間隔とする。 - 特許庁

The dummy layer of the semiconductor device comprises a semiconductor substrate 401, an element separation film 402 for composing a dummy active region 403 in the logic region on the semiconductor substrate 401, a first dummy pattern 404 formed on the element separation film 402, and a second dummy pattern 405a for surrounding the first dummy pattern 404.例文帳に追加

本発明による半導体素子のダミー層は、半導体基板(401)と、半導体基板(401)上のロジック領域に、ダミーアクティブ領域(403)を構成する素子分離膜(402)と、素子分離膜(402)上に形成された第１ダミーパターン(404)と、第１ダミーパターン(404)を包囲する第２ダミーパターン(405a)とを有する。 - 特許庁

By the method for forming the dummy layer of the semiconductor device, the element separation film 402 for composing the dummy active region 403 is formed in the logic region on the semiconductor substrate 401, the first dummy pattern 404 is formed on the element separation film 402, and the second dummy pattern 405a for surrounding the first dummy pattern 404 is formed.例文帳に追加

本発明による半導体素子のダミー層形成方法によれば、半導体基板(401)上のロジック領域に、ダミーアクティブ領域(403)を構成する素子分離膜(402)を形成し、素子分離膜(402)上に第１ダミーパターン(404)を形成し、第１ダミーパターン(404)を包囲する第２ダミーパターン(405a)を形成する。 - 特許庁

The cancellation signals 106 are configured as output signals from a dummy vibration element 18 and a dummy signal line 14.例文帳に追加

キャンセル信号１０６はダミー振動素子１８及びダミー信号線１４からの出力信号として構成される。 - 特許庁

The ceramic substrate 1 has dummy patterns 31, 32 on both the outsides of an element formation region 2.例文帳に追加

素子形成領域２の両外側に、ダミーパターン３１、３２を有する。 - 特許庁

The starting element for the magneto-resistance effect device is further provided with a dummy element 20D, a dummy bias magnetic field inductive layer 8D and a front flux probing layer 10D.例文帳に追加

磁気抵抗効果装置用素材は、更に、ダミー素子２０Ｄと、ダミーのバイアス磁界誘導層８Ｄおよびフロントフラックスプローブ層１０Ｄを有している。 - 特許庁

To provide a semiconductor device which is equipped with a dummy circuit element and wiring formed for using the same, wherein the dummy circuit element and the wiring are improved in availability.例文帳に追加

ダミー用回路素子やそのダミー用回路素子を利用するために形成した配線の利用性を向上させた半導体装置を提供する。 - 特許庁

By applying this invention, occurrence of leak being generated between the dummy bit line and the circuit element is prevented even though the dummy bit line is short-circuited to the adjacent circuit element.例文帳に追加

本発明の適用により、ダミービット線が隣接する回路要素とショートした場合にも、ダミービット線と回路要素間で発生するリークを防止できる。 - 特許庁

The non-volatile semiconductor storage device includes an element isolation insulating layer 33 arranged in a first dummy cell region 121, an element isolation insulating layer 43 installed in a second dummy cell region 122, and an element isolation insulating layer 51 positioned on a boundary between the first dummy cell region 121 and the second dummy cell region 122.例文帳に追加

第１ダミーセル領域１２１に設けられた素子分離絶縁層３３と、第２ダミーセル領域１２２に設けられた素子分離絶縁層４３と、第１ダミーセル領域１２１と第２ダミーセル領域１２２との間の境界に位置する素子分離絶縁層５１とを備える。 - 特許庁

The dummy piezoelectric generating element 17 has a first alignment mark for positioning.例文帳に追加

ダミー圧電発生素子１７は位置決め用の第１のアライメントマークを有している。 - 特許庁

Further, the memory bus circuit 1 is provided with a dummy memory cell 120 having a dummy capacity element 121 connected to the memory bus 13.例文帳に追加

メモリバス回路１はさらに、メモリバス１３に接続されたダミー容量素子１２１を有するダミーメモリセル１２０を備えている。 - 特許庁

Also, the modulation circuit 2 connects the inductance element included in the modulation circuit 2 to a dummy capacitive element and resonates a resonance circuit composed of the inductance element and the dummy capacitive element for "0" of the input signals.例文帳に追加

また、変調回路２は、入力信号の“０”に対してを変調回路２に含まれるインダクタンス素子をダミー容量素子に接続し、インダクタンス素子およびダミー容量素子からなる共振回路を共振させる。 - 特許庁

On the silicon substrate 1, a dummy region 5 is arranged adjacent to the element formation region 4 where an element is formed, and the nitride film is arranged in the dummy region 5.例文帳に追加

シリコン基板１において、素子を形成する領域である素子形成領域４に隣接する位置にダミー領域５を配置させ、このダミー領域５に窒化膜を配置する。 - 特許庁

METHOD FOR FORMING CONDUCTIVE CONTACT BODY OF INTEGRATED CIRCUIT ELEMENT USING DUMMY INSULATING LAYER例文帳に追加

ダミー絶縁層を用いた集積回路素子の導電性コンタクト体の形成方法 - 特許庁

The measuring unit 3 measures the distance between a dummy pattern and the other pattern based on the layout design data including an element pattern constituting the circuit element of a semiconductor device and a dummy pattern not constituting the circuit element.例文帳に追加

測定部３は、半導体装置の回路素子を構成する素子パターンと、回路素子を構成しないダミーパターンと、を含むレイアウト設計データに基づいて、ダミーパターンと他のパターンとの間隔を測定する。 - 特許庁

The sealing agent 45 is blocked up with a dummy element 44 by pouring the liquid-like sealing agent 45 into the area surrounded with the dummy element 44 and then uniformly filled around the drive element 42.例文帳に追加

液体状の封止材４５をダミー素子４４で取り囲まれた領域に流し込むことで封止材４５は、ダミー素子４４に塞き止められて駆動素子４２の周囲に均一に満たされる。 - 特許庁

Many kinds of dummy elements are arranged on the plurality of chips provided on the semiconductor wafer by respectively arranging different kinds of dummy elements on dummy element arranging areas formed on the chips as one block.例文帳に追加

複数個のチップ上のダミー素子配置領域にそれぞれ異種のダミー素子を配置し、それらを１ブロックとすることによって、ウエハ上の複数チップに多種のダミー素子を配置する。 - 特許庁

The resistive element A4 and the dummy transistor A5 are connected through a metal wiring A2b.例文帳に追加

抵抗素子Ａ４とダミートランジスタＡ５は、金属配線Ａ２ｂを介して接続されている。 - 特許庁

The dummy load 7 is provided with the serial connection of a switching element 71 and a load resistance 72.例文帳に追加

ダミー負荷７はスイッチング素子７１と負荷抵抗７２との直列接続を有している。 - 特許庁

By arranging a first dummy pattern DP_1 having a relatively large area and a second dummy pattern DP_2 having a relatively small area in a dummy region FA, a dummy pattern can be arranged close to a boundary BL, between an element forming region DA and the dummy region FA.例文帳に追加

相対的に面積の大きい第１ダミーパターンＤＰ_１と相対的に面積の小さい第２ダミーパターンＤＰ_２とをダミー領域ＦＡに配置することによって、素子形成領域ＤＡとダミー領域ＦＡとの境界ＢＬ近くまでダミーパターンを配置することができる。 - 特許庁

A dummy pattern can be arranged to the vicinity of a boundary BL of an element-forming region DA and a dummy region FA, by arranging a first dummy pattern DP_1 having large area relatively and a second dummy pattern DP_2, having small area relatively at the dummy region FA.例文帳に追加

相対的に面積の大きい第１ダミーパターンＤＰ_１と相対的に面積の小さい第２ダミーパターンＤＰ_２とをダミー領域ＦＡに配置することによって、素子形成領域ＤＡとダミー領域ＦＡとの境界ＢＬ近くまでダミーパターンを配置することができる。 - 特許庁

The resistor element 5 serves as a resistor element used in a D/A conversion circuit, and the resistor element 5a serves as a dummy element which does not function effectively in the circuit of the semiconductor device.例文帳に追加

抵抗素子５はＤ／Ａ変換回路で使用される抵抗素子であり、抵抗素子５ａは、半導体装置の回路上、有効に機能しないダミー素子である。 - 特許庁

At least one such dummy element is provided as is not related to transfer of radiation beam to the target portion of the substrate, and whether the contamination receiving surface of the dummy element is contaminated or not is monitored.例文帳に追加

基板のターゲット部分への放射ビームの転送に関与しない少なくとも１つのダミーエレメントが提供され、ダミーエレメントの汚染受け表面が汚染されたかどうかがモニタされる。 - 特許庁

With respect to the semiconductor device in which element regions 107 and 108 are isolated and formed by element isolation regions 106 which are formed in a given patter on a silicon substrate and gates 115 and 116 of MOSFET are placed in the element regions 107 and 108, dummy element regions 109 are formed in the element isolation regions 106 and dummy gates 117 are formed in the dummy element regions 109.例文帳に追加

シリコン基板に所要のパターンに形成された素子分離領域１０６により素子領域１０７，１０８が区画形成され、その素子領域１０７，１０８にＭＯＳＦＥＴのゲート１１５，１１６が配設されている半導体装置において、素子分離領域１０６にはダミー素子領域１０９が形成され、かつダミー素子領域１０９にダミーゲート１１７が形成される。 - 特許庁

Then, the regions, where the dummy pattern can be formed and the pattern of the dummy pattern, are translated in parallel relatively to each other, thus calculating the third dummy pattern region β that is a region, where a basic element 19a of the pattern of the dummy pattern which is newly included in the region α, where the dummy pattern can be formed excluding a second dummy pattern region.例文帳に追加

その後、ダミーパターン形成可能領域とダミーパターンの雛型とを互いに平行に相対的に並進移動させて、第２のダミーパターン領域を除いたダミーパターン形成可能領域αに新たに内包される、ダミーパターンの雛型の基本要素１９ａが配置された領域である、第３のダミーパターン領域βを算出する。 - 特許庁

The dummy cell has a plurality of dummy magneto-resistive elements with the same properties as that of the magneto-resistive element having a property which changes according to voltages on impressed both ends.例文帳に追加

ダミーセルは、両端印加電圧に応じて変化する特性を有する磁気抵抗素子と同じ特性の複数のダミー磁気抵抗素子を有する。 - 特許庁

A plurality of dummy projection regions 32 is provided in the trench element isolation region 24.例文帳に追加

トレンチ素子分離領域２４内において、複数のダミー凸部領域３２が設けられている。 - 特許庁

A semiconductor laser element 20 has dummy parts 22 provided to both sides of a plurality of light-emitting parts 21.例文帳に追加

半導体レーザ素子２０は、複数の発光部２１の両側にダミー部２２を備えている。 - 特許庁

EVALUATION METHOD AND MEASUREMENT DUMMY ELEMENT FOR ELECTRIC POWER CONSUMPTION REDUCING EFFECT OF HEAT EXCHANGE VENTILATOR例文帳に追加

熱交換換気装置の消費電力量削減効果の評価方法および測定用ダミー素子 - 特許庁

Then a capacitor 106 as a circuit element functioning as a dummy load is provided for a printer head 10.例文帳に追加

ダミーの負荷となる回路素子としてのコンデンサ１０６がプリンタヘッド１０側に設けられている。 - 特許庁

The dummy light emitting element L_D is constructed in the same structure as that of the other light emitting elements L_1-L_128.例文帳に追加

ダミー発光素子Ｌ_Ｄ の構造は、他の発光素子Ｌ_１ 〜Ｌ_１２８ と同一構造とした。 - 特許庁

Also, a dummy element 9 is installed between the electronic components coated with resin and a semiconductor element 2 adjacent to this.例文帳に追加

また、樹脂コーティングされている電子部品と、それに隣接する半導体素子２との間にはダミー素子９が設けられる。 - 特許庁

The semiconductor device is provided with a semiconductor board 1, a first A/A dummy pattern 5a on the element separation area of the semiconductor board 1, and a second A/A dummy pattern 5b having a smaller pitch than the first A/A dummy pattern 5a.例文帳に追加

本発明の半導体装置は、半導体基板１と、半導体基板１の素子分離領域に、第１Ａ／Ａダミーパターン５ａと、第１Ａ／Ａダミーパターン５ａよりもピッチの小さい第２Ａ／Ａダミーパターン５ｂとを備える。 - 特許庁

The dummy substrate 4 is fixed to the solid-state imaging element 2 so as to hold the solid-state imaging element 2 mounted on the printed substrate 3 cooperatively with the printed substrate 3 with the solid-state imaging element 2 interposed therebetween.例文帳に追加

ダミー基板４は、プリント基板３に実装した状態の固体撮像素子２をこのプリント基板３と協同して挟むように固体撮像素子２に固定される。 - 特許庁

Moreover, the interval between the dummy patterns 12 is set to the minimum value allowed in the manufacture of the element.例文帳に追加

また、ダミーパターン１２同士における間隔は、素子の製造上許される最小値に設定されている。 - 特許庁

To reduce amount of plasma charged to semiconductor element and wire, even without making the dummy pattern area large.例文帳に追加

ダミーパターンの面積を大きくしなくても、半導体素子や配線へのプラズマチャージ量を少なくする。 - 特許庁

The semiconductor device comprises the MIM capacitive element (100) consisting of a lower electrode (3), a dielectric capacitive film (4) and an upper electrode (5) formed on a substrate (1), and a dummy MIM capacitive element (101) wherein the substrate is covered with an insulating film (6) including the MIM capacitive element and the dummy MIM capacitive element.例文帳に追加

基板（１）上に形成された下部電極（３）−誘電体容量膜（４）−上部電極（５）で構成されるＭＩＭ容量素子（１００）とダミーＭＩＭ容量素子（１０１）を備え、ＭＩＭ容量素子上とダミーＭＩＭ容量素子上とを含む基板上を絶縁膜（６）で覆う。 - 特許庁