「functional verification」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A verification support processing circuit 22 of an electronic circuit device 100 generates verification control information for controlling verification of a functional block circuit 1, based on verification indication information to be transmitted from an electronic circuit verification device 200, and transmits the verification control information to the functional block circuit 1.例文帳に追加

電子回路装置１００の検証支援処理回路２２は、電子回路検証装置２００から送信される検証指示情報に基づいて、機能ブロック回路１の検証を制御する検証制御情報を生成し、機能ブロック回路１へ送信する。 - 特許庁

To realize an equivalency verification in an analog circuit and the functional model single body.例文帳に追加

アナログ回路とその機能モデル単体での等価性検証を実現する。 - 特許庁

INFORMATION PROCESSING SYSTEM, INFORMATION PROCESSOR, FUNCTIONAL VERIFICATION SUPPORT METHOD OF NEW COMPUTER AND COMPUTER PROGRAM例文帳に追加

情報処理システム、情報処理装置、新計算機の機能検証支援方法、及びコンピュータプログラム - 特許庁

The logic verification method is provided with: a means of determining whether the output of a functional block test is an input to another functional block test; and a means of making the output be the input to the other functional block test.例文帳に追加

機能ブロックテストの出力が他の機能ブロックテストの入力となるかどうかを判定する手段と、出力を他の機能ブロックテストの入力とする手段を設ける。 - 特許庁

A generation part 3 of a functional model with input restriction generates a functional model for verification by combining the description of the port type of the functional model with the generated input restriction description.例文帳に追加

入力制約付き機能モデル生成部３は、機能モデルのポート型の記述に前記生成された入力制約記述を合成することで検証用機能モデルを生成する。 - 特許庁

To efficiently perform scenario verification in which data are transferred between functional blocks of a logic system.例文帳に追加

論理システムにおける機能ブロック間でのデータの受け渡しを行うシナリオ検証を効率的に行うことを目的とする。 - 特許庁

Functional coverage is calculated according to the result of the one chip verification (ST11) and the items 25 to be verified (ST12).例文帳に追加

１チップ検証（ＳＴ１１）の結果および検証すべき項目２５に基づいて機能カバレッジを算出する（ＳＴ１２）。 - 特許庁

This function verification method is provided with a process for preparing a first functional block 100a capable of operating a function required inside a semiconductor integrated circuit, a process for preparing a second functional block 100b serving as a verification object having the substantially same configuration as the first functional block, and a process for verifying the function of the second functional block 100b by the first functional block 100a.例文帳に追加

本発明の機能検証方法では、半導体集積回路内で要求された機能を実行することが可能な第１の機能ブロック１００ａを用意する工程と、第１の機能ブロックと実質的に同一の構成を有する検証対象となる第２の機能ブロック１００ｂを用意する工程と、第１の機能ブロック１００ａによって第２の機能ブロック１００ｂの機能を検証する工程を有している。 - 特許庁

To provide a technology capable of accelerating the speed of verification of a large-scale, multi-functional and complicated logic in the development of an LSI, and achieving early removal of a defect, and remarkable improvement of verification efficiency.例文帳に追加

ＬＳＩ開発において、多機能、複雑かつ大規模な論理の検証を加速し、不良の早期摘出と検証効率の飛躍的改善を実現することができる技術を提供する。 - 特許庁

To generate a functional model for enabling reliable verification and to verify the equivalence of functionality in a short time.例文帳に追加

確実に検証を行うことが可能な機能モデルを生成でき機能性の等価性検証を短時間で行うことを可能にする。 - 特許庁

CALIBRATION VERIFICATION METHOD IN NETWORK ANALYZER, NETWORK ANALYZER PROVIDED WITH FUNCTIONAL MEANS FOR IMPLEMENTING SAME METHOD, AND PROGRAM FOR IMPLEMENTING SAME METHOD例文帳に追加

ネットワーク・アナライザにおける校正の検証方法、該検証方法を実施するための機能手段を備えるネットワークアナライザ、該検証方法を実施するためのプログラム - 特許庁

To achieve the operation verification of a state in which the power supply of a functional block included in a semiconductor device is stopped while effectively utilizing conventional design asset.例文帳に追加

従来の設計資産を有効に活用しつつ、半導体装置に含まれる機能ブロックの電源供給を停止した状態の動作検証を行うこと。 - 特許庁

The control unit 31 executes component matching processing to verify the number of the components of the corresponding assembly unit with the number of the components of the functional unit in this verification sequence, and records the results in a verification result data memory 35.例文帳に追加

制御部３１は、この突合せ順番で、対応する組立ユニットの部品の個数と機能ユニットの部品の個数とを突合せる部品の紐付け処理を実行して、その結果を突合せ結果データ記憶部３５に記録する。 - 特許庁

The functional block circuit 1, upon receiving the verification control information, injects an optional status code and an error status to be specified by the verification control information to a status code register, and an error status register of the functional block circuit 1, via a transition stop control circuit 40; and a status code injection circuit 50 and an error status injection circuit 80 and starts or stops operations of the functional block circuit 1.例文帳に追加

機能ブロック回路１は、その検証制御情報を受信すると、遷移停止制御回路４０、状態コード注入回路５０およびエラー状態注入回路８０を介して、その検証制御情報で指定される任意の状態コードおよびエラー状態を機能ブロック回路１の状態コードレジスタおよびエラー状態レジスタに注入した上で、機能ブロック回路１の動作を開始または停止させる。 - 特許庁

The operation validating test circuit functions, only when the operation of the functional elements of a semiconductor circuit network is verified, and the temporary interconnect lines are removed, after verification of the operation has been finished.例文帳に追加

動作確認用のテスト回路は、半導体回路網の機能素子の動作検証をするときだけ機能するもので、動作検証が終了したら仮配線を除去する。 - 特許庁

DISTRIBUTED FUNCTION COOPERATION SYSTEM, FUNCTIONAL ENTITY, DISTRIBUTED FUNCTION MANAGEMENT DEVICE, ARGUMENT NAME SOLUTION METHOD OF DISTRIBUTED FUNCTION COOPERATION SYSTEM, PARAMETER VERIFICATION METHOD OF DISTRIBUTED FUNCTION COOPERATION SYSTEM AND PROGRAM例文帳に追加

分散機能連携システム、機能実体、分散機能管理装置、分散機能連携システムの引数名解決方法、分散機能連携システムのパラメータ検証方法、およびプログラム - 特許庁

When any failure is found in the output signal of a functional block 1, a patch circuit to locally and provisionally correct the failure of the output signal is prepared, and the provisional correction circuit of the functional block 1 with the patch circuit inserted into the output signal is prepared , and LSI verification is executed by using the provisional correction circuit until the functional block 1 is corrected.例文帳に追加

機能ブロック１の出力信号に不具合が発見された時、出力信号の不具合を局所的かつ暫定的に修正するパッチ回路を作成し、パッチ回路を出力信号に挿入した機能ブロック１の暫定修正回路を作成し、機能ブロック１が修正されるまで、暫定修正回路を用いてのＬＳＩ検証を行う。 - 特許庁

To provide a semiconductor integrated circuit device for developing a system LSI for a short time, which allows the circuit constitution of undetermined function parts to be changed during evaluating of functions and enables functional verification from actual operations.例文帳に追加

機能評価中に機能未確定部の回路構成を変更でき、かつ実動作で機能検証が可能で、短期間でシステムＬＳＩを開発するための半導体集積回路装置を提供する。 - 特許庁

To shorten a TAT by appropriately associating an operation model with a high-order synthetic model (RTL model or the like) generated by submitting the operation model to high-order synthesis, in the functional verification of a semiconductor integrated circuit.例文帳に追加

半導体集積回路の機能検証において、動作モデルとこの動作モデルを高位合成した後の高位合成モデル（ＲＴＬモデルなど）との対応付けを適切に行うことにより、ＴＡＴの短縮化を図る。 - 特許庁

Verification of a functional operation of inspected circuit is performed by interconnecting emulators 1 and 2 mounted with two or more circuit parts 103 obtained by dividing the inspected circuit respectively via a bus 10 and performing communication through the bus 10.例文帳に追加

被検査回路を分割して得られた複数の回路部分１０３をそれぞれ実装したエミュレータ１および２をバス１０によって相互接続し、バス１０を通して通信を行うことにより被検査回路の機能的動作の検証を実行する。 - 特許庁

The component factory 13 accepts requests from the respective clients 30 in a form of method call, replaces them with call of the method provided by functional classes of the respective components and realizes requests such as generation of the instance, correlation among instances and verification of operation of the instance.例文帳に追加

コンポーネントファクトリ１３は、各クライアント３０からの要求をメソッド呼び出しの形で受け付け、それを各コンポーネントの機能クラスが提供しているメソッドの呼び出しに置き換えて、インスタンスの生成、インスタンス間の関係付けおよびインスタンスの動作検証等の要求を実現する。 - 特許庁

The asynchronous processor core (11) dispenses with a global clock and operates under autonomous or heteronomous distributed control of minimum functional circuits, so that it is not necessary to perform timing design and operation verification at any operating points on the assumption of delay under the worst conditions of all elements and wiring.例文帳に追加

非同期プロセッサ・コア（１１）はグローバル・クロックを不要とし、最小機能回路の自律的又は他律的な分散制御で動作するため、全ての素子と配線における最悪条件下のディレイを前提にした全動作点におけるタイミング設計と動作検証を行う必要がない。 - 特許庁

The semiconductor integrated circuit 1 comprising both the functional hardware having the prescribed functions and the CPU for implementing the prescribed functions by executing software programs is provided with both a first storage part 6 for storing test data generated by the CPU for verifying the functions of the semiconductor integrated circuit 1 and a second storage part 7 for storing verification result data on the results of verification on the functions of the semiconductor integrated circuit 1.例文帳に追加

所定の機能を有する機能ハードウェアと、ソフトウェアのプログラムを実行することにより所定の機能を実現するＣＰＵとからなる半導体集積回路１において、ＣＰＵが生成した半導体集積回路１の機能検証を行うためのテストデータを格納する第１の記憶部６と、半導体集積回路１の機能検証の結果に関する検証結果データを格納する第２の記憶部７とを備えるように構成される。 - 特許庁

Functional verification between a net list 12 generated by the test synthesis and a timing verified net list by the static timing analysis is verified (step S15), the function verified net list is released to a manufacturing section (step S17) and a test pattern is automatically generated by using the net list 15 by an ATPG tool (step S18).例文帳に追加

テスト合成により生成されたネットリスト１２と、静的タイミング解析によるタイミング検証済みのネットリストとのファンクション検証をおこない（ステップＳ１５）、ファンクション検証済みのネットリストを製造部門へリリースし（ステップＳ１７）、そのネットリスト１５を用いてＡＴＰＧツールによりテスト・パターンを自動生成する（ステップＳ１８）。 - 特許庁