「hardware decoder」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

At a predetermined reproduction time position, when moving data is reproduced on a hardware decoder, next moving data is reproduced on a software decoder; and the output level of a hardware decoder video signal by the fading circuit is gradually decreased, while the output level of a software decoder video signal by the fade circuit is gradually increased.例文帳に追加

動画データをハードウェアデコーダに再生させる際に所定の再生時間位置になった場合に、次の動画データをソフトウェアデコーダに再生させ、フェード回路によるハードウェアデコーダ映像信号の出力レベルを徐々に低下させるとともに、フェード回路によるソフトウェアデコーダ映像信号の出力レベルを徐々に上昇させる。 - 特許庁

To provide a decoder for allowing hardware and software to share expansion processing of a compressed moving picture and roles by the processes wherein the hardware and the software respectively enhance the advantage and to provide an image display apparatus employing the decoder.例文帳に追加

圧縮動画像の伸張処理をハードウェアとソフトウェアにてシェアし、ハードウェアとソフトウェアとの優位性を発揮できる処理別に役割分担させたデコード装置及びそれを用いた画像表示装置を提供すること。 - 特許庁

To provide a Vorbis decoder of full hardware logic which can be provided at a low price without using an expensive CPU.例文帳に追加

高価なＣＰＵを用いることなく、安価に提供することが可能な、フルハードウェアロジックのVorbis形式デコーダを提供する。 - 特許庁

The hardware video decoder 115 includes a hardware engine pipeline 201 including a plurality of hardware engines requiring one or both of DMA read access and DMA write access to the external memory 110, and a hardware video decoder DMA controller 200 which arbitrates for one DMA channel or a plurality of DMA channels to a DMA controller 111 among all the DMA accesses from the hardware engines.例文帳に追加

また、ハードウェアビデオデコーダ１１５は、外部メモリ１１０へのＤＭＡ読取りアクセスもしくはＤＭＡ書込みアクセス、又はその両方を必要とする複数のハードウェアエンジンからなるハードウェアエンジンのパイプライン２０１と、複数のハードウェアエンジンからのすべてのＤＭＡアクセスを、ＤＭＡコントローラ１１１への１つのＤＭＡチャネル又は複数のＤＭＡチャネルに調停するハードウェアビデオデコーダＤＭＡコントローラ２００とを備える。 - 特許庁

To correctly detect and remove a stuff code, to stabilize the operation of a coder decoder and to reduce the scale of hardware and software.例文帳に追加

スタッフ符号を正しく検出して除去し、装置の動作を安定させ、かつ、ハードウェア及びソフトウェアの規模を小さくすること。 - 特許庁

To more properly assign hardware resources to a software encoder or a software decoder under more various conditions.例文帳に追加

より多様な条件下において、ソフトウェアエンコーダやソフトウェアデコーダに対してハードウェア資源をより適切に割り当てることができるようにする。 - 特許庁

The multi-decoder part 5 successively decodes the one-segment digital signals received in the reception part 1 for each of a plurality of broadcasting programs by hardware processing.例文帳に追加

マルチデコーダ部５は、ハードウェア処理により、受信部１で受信したワンセグデジタル信号を、複数の放送番組毎に順次にデコードする。 - 特許庁

To simplify a hardware configuration about a Viterbi decoder and a transmitter which encodes desired transmission information and transmits the information to a receiver on which the Viterbi decoder is mounted.例文帳に追加

本発明は、ビタビ復号器と、そのビタビ復号器が搭載された受信装置宛に所望の伝送情報を符号化して送信する送信装置とに関し、ハードウエアの構成の簡略化を目的とする。 - 特許庁

A device for processing digital video data, such as an encoder, a decoder or an encoder/decoder (CODEC) 20 makes the use of an innovative architecture in which functionality is partitioned between an embedded processor, a digital signal processor and dedicated hardware to achieve increased performance.例文帳に追加

符号器、復号器、または符号器／復号器（encoder/decoder,CODEC）のようなディジタルビデオデータを処理するための装置は、組込まれたプロセッサ、ディジタル信号プロセッサ、および専用ハードウエアの間で機能を分割し、向上した性能を実現する革新的なアーキテクチャを使用する。 - 特許庁

To provide a variable length decoder in which variable length encoded data can be highly efficiently decoded with a small number of hardware resources and power consumption is reduced.例文帳に追加

少ないハードウェア資源で可変長符号化データの復号を高効率に実現でき、かつ、消費電力の低い可変長復号装置を提供する。 - 特許庁

A central control unit 14 and a decoder 24 obtain a new state of the state machine depending on the state of the hardware circuit 22 in response to the condition and the filtered data.例文帳に追加

中央制御ユニット14及びデコーダ24は、条件及びろ波されたデータに応じて、ハードウェア回路22の状態から、ステート・マシンの新たな状態を求める。 - 特許庁

In the decoder, the number of cycles necessary for calculating error location and error value is reduced, and only hardware having comparatively low complexity is necessary.例文帳に追加

本発明は、誤りロケーションと誤り値を計算するのに必要なサイクルの数を減少させ、同時に比較的低い複雑さのハードウェアのみを必要とする。 - 特許庁

To obtain a data processing system capable of reducing the circuit scale of a decoder by achieving a decoding function by cooperation of hardware with software.例文帳に追加

ハードウェアとソフトウェアとの協働によってデコード機能を実現することにより、デコーダの回路規模を削減することが可能なデータ処理システムを得る。 - 特許庁

To provide a Viterbi decoder which is capable of dealing with a plurality of kinds of restrict lengths and the number of coefficients for an arbitrary estimate transmission line and can be composed of dedicated hardware of a small circuit scale.例文帳に追加

複数種類の拘束長及び任意の推定伝送路の係数の数に対応でき、かつ、小さな回路規模の専用ハードウエアにより構成できるようにすること。 - 特許庁

A video decoding device 100 includes a hardware video decoder 115 which executes decoding of a pixel coefficient and writing of a reconstructed picture into an external memory 110.例文帳に追加

ビデオ復号化装置１００は、ピクセルの係数の復号化と再構築されたピクチャの外部メモリ１１０への書込みとを実行するハードウェアビデオデコーダ１１５を備える。 - 特許庁

Thus, the hardware decoder stores the next image data in the memory after reading and defrosting to prepare for output of the next image data utilizing the time zone in which the processing load of the software decoder is comparatively low such as the time zone of now reproducing the image data, so that in the course of cross fade processing, the processing load of the software decoder is reduced.例文帳に追加

このことにより、ハードウェアデコーダが映像データを再生中である時間帯といったソフトウェアデコーダの処理負荷が比較的低い時間帯を利用して、次の映像データの出力に備えて次の映像データを読み出して解凍した後にメモリに記憶しておくので、クロスフェード処理中にソフトウェアデコーダの処理負荷が軽減される。 - 特許庁

In reproducing animation data by a hardware decoder, when the next animation data exists, a software decoder starts the processing for acquiring the next animation data, defrosting the same, and subsequently the same in a memory, and reads the defrosted animation data stored in the memory the moment the cross fade processing starts to be utilized.例文帳に追加

ハードウェアデコーダが動画データを再生する際に、次の動画データが存在するときには、ソフトウェアデコーダがその次の動画データを取得して解凍した後にメモリに記憶する処理を開始し、クロスフェード処理が開始されたらメモリが記憶する解凍後の動画データを読み出して利用する。 - 特許庁

To provide a turbo decoder that enhances decoding performance, while realizing downsizing, reduction in weight, low power consumption which hardly affects a processing speed by minimizing the increase in the hardware and software as required and to provide a mobile communication system provided with the turbo decoder and employing the CDMA technology.例文帳に追加

ハードウェアやソフトウェアの増加を必要最小限に抑えて、処理速度への影響が少ない、小型・軽量化・低消費電力化を実現しつつ復号性能を向上させたターボデコーダ、及びそれを備えたＣＤＭＡ技術を用いた移動体通信システムを提供する。 - 特許庁

To provide a mobile communication case station system adopting the CDMA system that can easily decode demodulated signals by many users by separately configuring a decoder hardware unit conducting only Viterbi decoding as a separate module from one hardware unit that entirely processes a modem function and a Viterbi coding/decoding function.例文帳に追加

変復調機能、ビタビエンコーディング／デコーディング機能を全て処理する一つのハードウェアから、ビタビデコーディングのみを行うデコーダハードウェアを別途に分離して構成することにより、多数の使用者の復調信号を容易にデコーディングするＣＤＭＡ方式の移動通信基地局システムを提供する。 - 特許庁

The control circuit 40 is provided with an ROM 41 in which hardware design data corresponding to the plurality of types of circuits to be controlled are preliminarily written, an address decoder 42 and a programmable gate array (FPGA) 43 or the like.例文帳に追加

制御回路４０には、複数種の被制御回路に応じたハードウェアデザインデータをあらかじめ書き込んだＲＯＭ４１、アドレスデコーダ４２、プログラマブルゲートアレイ（ＦＰＧＡ）４３などを備えている。 - 特許庁

To provide a transmit diversity (TD) decoder that is capable of supporting different transmit diversity (TD) or non-TD system, facilitates designing a receiver, and minimizes the number of hardware to be used.例文帳に追加

異なる送信ダイバーシティ（ＴＤ）方式でも非ＴＤ方式でも支援することが可能であって、かつ受信機の設計が簡単で、用いるハードウエアの数が最小になるＴＤ復号器を提供する。 - 特許庁

Processing of a selector 103 that separates A/V multiplex data into audio data and video data according to management information data and transfers the data to an audio decoder 107 and a video decoder 108 is separated from a system control microcomputer 111 and a processing section comprising comparatively simple hardware performs the processing on behalf of the selector 103.例文帳に追加

セレクタ１０３によりＡ／Ｖ多重化データを管理情報データに従い、音声データ、映像データに分離し、音声復号器１０７あるいは映像復号器１０８ヘデータ転送する処理を、システム制御マイコン１１１から切り離し、比較的簡単なハードウェアで構成される処理部で行なう。 - 特許庁

In order to account for the latency associated with trellis decoding and the presence of twelve interleaved decoders, feedback from the trellis decoder to the equalizer is performed by replicating the trellis decoder and equalizer hardware in a module (1) that can be cascaded in as many stages as needed to achieve the desired balance between complexity and performance.例文帳に追加

トレリス復号化に関連したレーテンシ及び１２のインタリーブ復号器の存在を補償するために、該トレリス復号器から該等化器へのフィードバックが、該トレリス復号器と等化器のハードウェアを、モジュール（１）で、計算量と性能との所望のバランスを実現するのに必要な段数においてカスケード接続し得るもの、において、繰り返すことによって、行われる。 - 特許庁

For interpreting various network transport protocols of the Internet IETF, the packet processing circuit utilizes a set of the filter processing and a channel specifying mechanism which are performed by hardware to transfer packet data in a format identified by various consumer subsystems each linked to a decoder.例文帳に追加

パケット処理回路は様々なインターネットＩＥＴＦのネットワーク化トランスポート・プロトコルを解釈するためにハードウェアによるフィルタ処理と経路指定用メカニズムのセットを利用し、各々がデコーダへと連結される多様な民生用サブシステムによって識別されるフォーマットでパケット・データを転送する。 - 特許庁

To provide a reader or a reader/writer wherein a digital frequency converter converts a quantized signal into a plurality of channels of time division multiplex signal on the basis of subcarrier frequencies allocated to a plurality of non-contact information recording media so as to simplify the circuit configuration and an MFM decoder is configured with hardware to relieve a load on an MPU.例文帳に追加

デジタル周波数変換器により、複数の非接触情報記録媒体に割り当てられたサブキャリア周波数により複数チャネルの時分割多重信号に変換することにより、回路構成を簡略化し、且つＭＦＭデコーダをハードウェアにより構成してＭＰＵの負荷を軽減したリーダ又はリーダライタを提供する。 - 特許庁

As a means for speeding up a state judgment process for realizing real-time performing ability required for H1 bytes, H2 bytes that arrive every 125μsec, each module can be equipped with an H1, H2 byte decoder in which state judgment is possible only with reference to estimation results upon a software program through decoding beforehand an estimation condition estimated at the time of performing state transition judgment by a hardware process.例文帳に追加

各々のモジュールは、１２５μ秒毎に到着するＨ１バイト、Ｈ２バイトに対して要求されるリアルタイム性を実現するための状態判定処理を高速化する手段として、状態遷移判定の際に評価される評価条件を予めハードウェア処理によってデコードすることにより、ソフトウェアプログラム上は評価結果の参照だけで状態判定可能としたＨ１Ｈ２バイトデコーダを備えることができる。 - 特許庁