例文 (229件) |
heavily doped~の部分一致の例文一覧と使い方
該当件数 : 229件
A lightly doped N- type semiconductor layer 3 is formed on a heavily doped N+ type semiconductor substrate 2.例文帳に追加
高濃度のN+型の半導体基板2上に、低濃度のN−形の半導体層3を形成する。 - 特許庁
A semiconductor substrate 1 is composed of a heavily-doped n-type layer 2 and a lightly-doped n-type layer 3 on it.例文帳に追加
半導体基板1は高濃度n型層2とその上の低濃度n型層3からなる。 - 特許庁
A complex-patterned structure is made in a surface layer which is heavily doped on a less heavily doped substrate.例文帳に追加
複雑にパターン化された構造が割合にドープされない基板上の濃密にドープされた表面層内に作られる。 - 特許庁
On the periphery of a first P type heavily doped layer 2 constituting the light receiving surface of a semiconductor substrate, a second P type heavily doped layer 6 is formed separately from the first P type heavily doped layer 2.例文帳に追加
半導体基板の表面の受光面を構成する第1のP型高濃度層2の周辺に第1のP型高濃度層2と離れて第2のP型高濃度層6を形成する。 - 特許庁
The region 2 is constituted of a heavily-doped diffused layer 2a and a lightly-doped diffused layer 2b, and the region 3 is constituted of a heavily-doped diffused layer 3a and a lightly-doped diffused layer 3b, consisting of an N- layer.例文帳に追加
ソース領域2は、高濃度拡散層2aと低濃度拡散層2bとにより構成され、ドレイン領域3は、高濃度拡散層3aとn^-層からなる低濃度拡散層3bとにより構成される。 - 特許庁
The semiconductor layer has a channel region, a heavily doped impurity region functioning as a source region and a drain region, and a lightly doped impurity region formed between the heavily doped impurity region and the channel region.例文帳に追加
半導体層は、チャネル領域と、ソース領域およびドレイン領域として機能する高濃度不純物領域と、高濃度不純物領域とチャネル領域との間に形成された低濃度不純物領域とを有する。 - 特許庁
The drift region 19 includes a heavily-doped region 14 thickly including impurities, and a lightly-doped region 18, including impurities as compared with the heavily-doped region 14.例文帳に追加
ドリフト領域19は、不純物を濃く含む高濃度領域14と、高濃度領域14よりも不純物を薄く含む低濃度領域18を有する。 - 特許庁
Heavily doped p-type impurity layers are formed on the opposite sides of a silicon substrate 21 such that the dosage of impurities in a heavily doped p-type impurity layer 21b on the surface where a diaphragm 10 is not formed is lower than the dosage of impurities in a heavily doped p-type impurity layer 21a on the surface where the diaphragm 10 is formed.例文帳に追加
振動板10を形成しない面の高濃度p型不純物層21bの不純物のドース量が振動板10を形成する面の高濃度p型不純物層21aの不純物のドース量よりも小さくなるように、シリコン基板21の両面に高濃度p型不純物層を形成した。 - 特許庁
An amorphous silicon film 21 is heavily doped with hydrogen ions 40.例文帳に追加
アモルファスシリコン膜21内に高濃度の水素イオン40をイオン注入する。 - 特許庁
A halogen region which is heavily doped is made under the extended source/drain 310a on the substrate 300.例文帳に追加
高濃度にドープされたハロゲン領域は、基板内の延長ソース/ドレインの下に形成される。 - 特許庁
SILICON EMITTER HAVING HEAVILY DOPED CONTACT LAYER WITH LOW POROSITY例文帳に追加
低多孔率で高濃度にドープされた接触層を有するシリコン製エミッター - 特許庁
A portion where the heavily doped region 22 is in contact with the channel layer 7 functions as a diode.例文帳に追加
高濃度領域22が、チャネル層7と接触している部分がダイオードとなる。 - 特許庁
EPITAXY METHOD ON SILICON SUBSTRATE INVOLVING REGIONS HEAVILY DOPED WITH BORON例文帳に追加
ほう素で重くド—プされた領域をふくむシリコン基板の上のエピタクシ—の方法 - 特許庁
A heavily-doped opposite region is loaded between two parts for further enhancing the electric field.例文帳に追加
反対のタイプの密にドープされた領域を2つの部分間に負荷して電界をさらに高める。 - 特許庁
On the insulation coating 7 formed on the surface of the semiconductor substrate 1, a first electrode 82 connected with the first P type heavily doped layer 2 through a through hole and a second electrode 83 connected with the second P type heavily doped layer 6 are provided so that an independent bias voltage can be applied between the second P type heavily doped layer 6 and an N type heavily doped layer 11.例文帳に追加
半導体基板1表面の絶縁被膜7上に、透孔を介して第1のP型高濃度層2に接続された第1の電極82と、第2のP型高濃度層6に接続された第2の電極83とを設け、第2のP型高濃度層2とN型高濃度層11の間に別途バイアス電圧を印加可能とした。 - 特許庁
A heavily doped n type epitaxial layer 2 and a lightly doped n type epitaxial layer 3 are formed sequentially on a p type silicon substrate 1.例文帳に追加
p型シリコン基板1上に、高濃度n型エピタキシャル層2および低濃度n型エピタキシャル層3をこの順に形成した。 - 特許庁
The drain regions of the PMOSs 20_1, 20_2 are provided with a two-layer structure comprised of P-type heavily doped diffusion layer and lightly doped diffusion layer.例文帳に追加
そして、PMOS20_1,20_2のドレイン領域をP型の高濃度拡散層と低濃度拡散層による2層構造とする。 - 特許庁
To provide a heavily-doped buried layer that is implanted at a high energy in a lightly-doped separation well.例文帳に追加
高度にドープされかつ高いエネルギで、薄くドープされた分離ウェル中に注入される埋込層を提供する。 - 特許庁
The source S and drain D have a lightly doped extension region (N^- region 151) and a heavily doped region (N^+ region 152), respectively.例文帳に追加
ソースS、ドレインDは、それぞれ低濃度エクステンション領域(N^−領域151)、高濃度領域(N^+領域152)を有する。 - 特許庁
The SCR has one or more interspersed first heavily doped regions formed in a first lightly doped region and one or more interspersed second heavily doped regions formed in a second lightly doped region.例文帳に追加
本発明の一実施形態では、SCRは、第1の低濃度ドープ領域内に形成された少なくとも1つの散在する第1の高濃度ドープ領域と、第2の低濃度ドープ領域内に形成された少なくとも1つの散在する第2の高濃度ドープ領域とを有する。 - 特許庁
An n-type lightly doped drift layer 11 is provided so as to cover an n-type heavily doped drain layer 41 from an internal section side of a p-type silicon substrate 100, and an n-type lightly doped drift layer 12 is provided so as to cover an n-type heavily doped source layer 42 likewise.例文帳に追加
N型高濃度ドレイン層41にP型シリコン基板100の内部側から被さるようにN型低濃度ドリフト層11が設けられており、同様にN型高濃度ソース層42に対してN型低濃度ドリフト層12が設けられている。 - 特許庁
A lightly-doped region 10a and a heavily-doped region 12a as the drain region D, and a lightly-doped region 10b and a heavily-doped region 12b as a source region S are formed on the well region.例文帳に追加
そのウェル領域には、ドレイン領域Dとしての低濃度不純物領域10aおよび高濃度不純物領域12aと、ソース領域Sとしての低濃度不純物領域10bおよび高濃度不純物領域12bとが形成されている。 - 特許庁
Sources or drains 14 of transistors, and photodiodes 13 which constitute light blocking pixel covered by a light blocking layer 16 are formed in a surface of a highly doped well 20 formed in a lightly doped substrate 11, forming the potential barrier ΔV from the lightly doped substrate 11 toward the heavily doped well 20.例文帳に追加
遮光層16で覆われた遮光画素を構成するトランジスタのソースまたはドレイン14およびフォトダイオード13は、低濃度基板11に設けられた高濃度ウェル20の表面に形成されている。 - 特許庁
The channel layer 26 is formed with a heavily- doped n-type region 27 and a heavily-doped p-type region 28, and electrodes 34a and 34b are formed through contact holes 33.例文帳に追加
チャネル層26には高濃度n型領域27及び高濃度p型領域28が形成され、コンタクト孔33を通じて電極34a,34bが形成されている。 - 特許庁
To provide a transistor having a metal silicide layer formed on the surface of a gate electrode and the surface of a heavily doped region and having a non-silicide region in a part of the heavily-doped region.例文帳に追加
ゲート電極表面と高濃度不純物領域表面とに金属シリサイド層が形成され且つ高濃度不純物領域の一部に非シリサイド領域が設けられたトランジスタを実現する。 - 特許庁
A heavily boron-doped diamond layer 3a to be a source and a heavily boron-doped diamond layer 3b to be a drain are formed on a single crystal subtrate 1 of a diamond with its surface being {100} face by a selective growth method.例文帳に追加
表面が{100}面であるダイヤモンドの単結晶基板1上に、選択成長法により、ソースとなる高濃度ホウ素ドープダイヤモンド層3a及びドレインとなる高濃度ホウ素ドープダイヤモンド層3bを形成する。 - 特許庁
An N-type heavily-doped source region 211 and a P-type heavily-doped main body region 210 are arranged in the upper part of the well region 207.例文帳に追加
N型に多量にドープされたソース領域211と、P型に多量にドープされた本体領域210は、ウェル領域207内上方に配置する。 - 特許庁
The gate device is also provided with source region 216 which are heavily doped to first conductivity-type by selective implantation and formed adjacent to the trench gate 213 and more heavily doped main body regions 217 in the upper parts of the second conductivity-type well layers 215.例文帳に追加
又、選択的な注入によりトレンチゲート213に隣接して第1導電型に重くドープしたソース領域216と第2導電型ウエル層215上部により重くドープした本体領域217を設ける。 - 特許庁
Clearance (first distance 11) between a P type isolation diffusion layer 30 and the heavily doped N type diffusion layer 10 is set shorter than the clearance (second distance 12) between the P type isolation diffusion layer 30 and the heavily doped N type diffusion layer 9.例文帳に追加
さらに、P型分離拡散層30と高濃度N型拡散層10との離間距離(第1の距離11)をP型分離拡散層30と高濃度N型拡散層9との離間距離(第2の距離12)に比べて短くする。 - 特許庁
Ohmic electrodes 111, 112 and 113 are formed on the surfaces of the anode-electrode side heavily-doped, cathode-electrode side heavily- doped, and Schottky-electrode side heavily-doped semiconductor layers 105, 110 and 102, respectively, and at the same time, a Schottky electrode 115 is formed on the surface of the Schottky-electrode side lightly-doped semiconductor layer 103.例文帳に追加
アノード電極側高濃度半導体層105の表面およびカソード電極側高濃度半導体層110の表面、並びにオーミック電極側高濃度半導体層102の表面にそれぞれオーミック電極111,112,113を形成するとともに、ショットキー電極側低濃度半導体層103の表面にショットキー電極115を形成する。 - 特許庁
Between the channel region 114 using the microcrystal silicon and the heavily doped amorphous silicon layer 116 and/or the heavily doped amorphous silicon layer 117, the lightly doped semiconductor layers 120 and 121 are provided.例文帳に追加
微結晶シリコンを用いたチャンネル領域114と、高濃度不純物含有アモルファスシリコン層116及び/又は高濃度不純物含有アモルファスシリコン層117との間に低不純物濃度半導体層120,121を設けることにより、良好にリーク電流を抑制することができる。 - 特許庁
This semiconductor device includes a second conductive heavily doped area (170) and a vertical lightly doped area (500) surrounding the heavily doped area formed on a gate electrode (130) disposed on a first conductive semiconductor substrate (100) and the semiconductor substrate at both the sides of the gate electrode.例文帳に追加
第1導電型の半導体基板(100)上に配置されるゲート電極(130)及びゲート電極の両側の半導体基板に形成され、第2導電型を有する高濃度領域(170)と高濃度領域を囲む垂直低濃度領域(500)を含む。 - 特許庁
Related to the manufacturing method for a bipolar transistor, the external base region is formed into a heavily-doped region and a lightly-doped region at a ratio between them, by only changing the layout pattern of the heavily-doped external base region 8, so that the number of manufacturing processes will not increase, resulting in easier manufacture and shorter construction period.例文帳に追加
また、バイポーラトランジスタの製造方法は、高濃度外部ベース領域8のレイアウトパターンを変更することだけで、外部ベース領域が任意の比率で高濃度の領域と低濃度の領域とに形成されることにより、製造工程の数が増えないので、製造が容易で工期が短くなる。 - 特許庁
A p+ anode region 2, which is a heavily doped second conductivity type region, and an n+ cathode region 3, which is a heavily doped first conductivity type region, are formed holding a drift region between them in the main surface on one side of the main surfaces of an N-type semiconductor substrate 1 which is a lightly doped first conductivity type.例文帳に追加
低濃度第一導電型であるn−型の半導体基板1の一主表面にドリフト領域を挟んで高濃度第二導電型不純物領域であるp+型アノード領域2と、高濃度第一導電型不純物領域であるn+型カソード領域3とが形成されている。 - 特許庁
Furthermore, a metal electrode 7 becoming a source electrode is formed on the heavily doped diamond layer 2, a metal electrode 8 becoming a drain electrode is formed on the heavily doped diamond layer 3, and a metal electrode 9 becoming a gate electrode is formed on the doped diamond layer 6 thus fabricating a diamond transistor 10.例文帳に追加
更に、高ドープダイヤモンド層2上にソース電極となる金属電極7、高ドープダイヤモンド層3上にドレン電極となる金属電極8、ドープダイヤモンド層6上に、ゲート電極となる金属電極9を形成し、ダイヤモンドトランジスタ10にする。 - 特許庁
The semiconductor layers comprises a doped region used for a collector and a heavily-doped region which is adjacent to the doped region and used as a reach-through structure, between the insulator layers and a collector contacts electrode.例文帳に追加
この半導体層は、コレクタとして使用するドープした領域と、このドープした領域に隣接し、絶縁体層とコレクタ接点電極の間のリーチスルーとして使用する濃くドープした領域とを含む。 - 特許庁
A bipolar transistor is fabricated by forming the base and emitter on the lightly doped layer 12 side of a semiconductor wafer having a heavily doped layer 11 and the lightly doped layer 12.例文帳に追加
高濃度層11と低濃度層12をもつ半導体ウェハの低濃度層12側にベース、エミッタを形成してバイポーラトランジスタとする。 - 特許庁
Under the first sidewall 25 in the n-type well region 11, a p-type lightly-doped layer 23 is formed, while a p-type heavily-doped layer 28 is formed on the outside of the p-type lightly-doped layer.例文帳に追加
n型ウェル領域11における第1のサイドウォール25の下側にはp型低濃度不純物層23が形成されていると共に、該p型低濃度不純物層23の外側にはp型高濃度不純物層28が形成されている。 - 特許庁
In addition, the drain diffusion well (115) has lightly-doped regions (145) between heavily-doped regions (150), and an end portion of the lightly-doped region (155) substantially coincides with the outer peripheral portion (140) defined by the gate corner (125).例文帳に追加
また、ドレイン拡散ウエル(115)は、高ドープ領域(150)の間に低ドープ領域(145)を有し、低ドープ領域(155)の端部は、ゲートコーナ(125)によって定められた外周部(140)と実質的に一致する。 - 特許庁
A heavily doped P type area 13 whose impurity concentration is high is formed so as to be brought into contact with a covered area 15a covered with the conductive film 21, and a heavily doped N type area 11 for extracting an electrode at the semiconductor side is formed and provided with a terminal 17 connected with the heavily doped P type area 13.例文帳に追加
N型半導体基板15上に導電膜21で覆われる被覆領域15aに接するように、不純物濃度の高い高濃度P型領域13を設け、さらに、半導体側の電極を引き出すための高濃度N型領域11を設けて高濃度P型領域13と接続し、端子17を設ける。 - 特許庁
The semiconductor laser element 30 comprises an active layer 5, a heavily doped p-type first clad layer 8 formed on the active layer 5, a first undoped layer 7 formed between the active layer 5 and the heavily doped p-type first clad layer 8, and a second undoped layer 9 formed on the heavily doped p-type first clad layer 8.例文帳に追加
この半導体レーザ素子30は、活性層5と、活性層5上に形成される高濃度p型第1クラッド層8と、活性層5と高濃度p型第1クラッド層8との間に形成される第1アンドープ層7と、高濃度p型第1クラッド層8上に形成される第2アンドープ層9とを備えている。 - 特許庁
A thin-film transistor 30 on an element substrate 10 has: a bottom gate structure; and a GOLD structure including a channel region 1g, a lightly-doped source region 1b, a lightly-doped drain region 1c, a heavily-doped source region 1d and a heavily-doped drain region 1e in an island-like semiconductor film 1a formed of a polysilicon film.例文帳に追加
素子基板10上の薄膜トランジスター30は、ボトムゲート構造を備え、かつ、ポリシリコン膜からなる島状半導体膜1aにチャネル領域1g、低濃度ソース領域1b、低濃度ドレイン領域1c、高濃度ソース領域1d、高濃度ドレイン領域1eを備えたGOLD構造を備えている。 - 特許庁
The drain of an MOS transistor formed on a first conductivity type semiconductor substrate 1 comprises a second conductivity type first lightly doped diffusion layer 14, a second conductivity type first heavily doped diffusion layer 19, a second conductivity type first lightly doped diffusion layer 21, and second conductivity type second heavily doped diffusion layer 18 formed sequentially from the side close to a gate electrode 12.例文帳に追加
第1導電型の半導体基板1上に形成されたMOS型トランジスタのドレインが、ゲート電極12に近い側から順に、第2導電型の第1の低濃度拡散層14と、第2導電型の第1の高濃度拡散層19と、第2導電型の第1の低濃度拡散層21と、第2導電型の第2の高濃度拡散層18とを備える。 - 特許庁
The FWD-integrated IGBT has a p^+ heavily-doped collector layer 12 which determines the hole injection quantity, a p^- light-doped collector layer 11 serving for absorbing the variations in the wafer backside polishing quantity, and an n^+ collector short-circuited region 13 piercing the p^+ heavily-doped collector layer 12 and the p^- lightly-doped collector layer 11.例文帳に追加
本発明のFWD一体型IGBTは、正孔の注入量を決めるp^+高濃度コレクタ層12と、ウェハ裏面研削量のばらつきを吸収するp^−低濃度コレクタ層11と、p^+高濃度コレクタ層12及びp^−低濃度コレクタ層11を貫通しているn^+コレクタ短絡領域13とを有している。 - 特許庁
A polysilicon layer is deposited overlying the semiconductor substrate, gate electrode, and dielectric spacers wherein the polysilicon layer is heavily doped.例文帳に追加
基板、ゲート電極、及び誘電体スペーサーの上にポリシリコン層を堆積し、この層を高濃度にドープする。 - 特許庁
By oxidizing the main surface of the nitride semiconductor substrate, a heavily doped region 14 is preferably oxidized selectively.例文帳に追加
窒化物半導体基板の主面を酸化することで、不純物で高濃度化された領域14が選択的に酸化されることが好ましい。 - 特許庁
To solve a problem that carriers generated from other than a P type heavily doped layer contribute, as a photocurrent, to diffusion and thus deteriorate the response.例文帳に追加
P型高濃度層以外からの生成キャリアが拡散により光電流として寄与してしまい、応答性が悪くなる。 - 特許庁
Since the p-layer and the n-layer are formed by epitaxial growth technology, a heavily doped pn junction is formed with high accuracy.例文帳に追加
エピタキシャル結晶成長技術でp層、n層を形成しているので高不純物濃度のpn接合が精度よく形成される。 - 特許庁
例文 (229件) |
Copyright © Japan Patent office. All Rights Reserved. |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |
ログイン |
Weblio会員(無料)になると 検索履歴を保存できる! 語彙力診断の実施回数増加! |