「heavily doped～」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A high concentration film 3 is formed on the light-receiving surface of a silicon substrate 1, depending on a region on which an electrode is formed, by applying a heavily-doped dispersant agent on the surface using an ink jet process or an offset printing process.例文帳に追加

シリコン基板１の受光面に、電極を形成する部位に応じて、インクジェット法あるいはオフセット印刷によりドーパント濃度の高い拡散剤を塗布し、高濃度膜３を形成する。 - 特許庁

A p-channel MOSFET 101 and an n-channel MOSFET 102 are formed in n-type semiconductor layers 3 on an SOI substrate 200 and a heavily doped impurity diffused region 10 is formed in such a way as to encircle these MOSFETs.例文帳に追加

ＳＯＩ基板２００上のｎ形半導体層３にｐチャネルＭＯＳＦＥＴ１０１とｎチャネルＭＯＳＦＥＴ１０２が形成され、これらを取り囲むように、高濃度の不純物拡散領域１０を形成する。 - 特許庁

On the upper surface of the heavily-doped drain region 7b, a contact 20 is provided, where the contact 20 mutually connects the I/O pad to the high-concentration drain region 7b.例文帳に追加

そして、高濃度ドレイン領域７ｂの上面には、入出力パッドと高濃度ドレイン領域７ｂとを互いに接続するためのコンタクト２０が設けられている。 - 特許庁

Next, in a second diffusion step, the impurities are thermally diffused from the diffusion layer source 12 to inside the wafer, and a heavily-doped impurity diffusion layer 19, which increases a diffusion depth in the diametric direction of the wafer 11, is formed.例文帳に追加

次に、第２の拡散工程において、上記拡散層源１２からウェーハ内部に不純物を熱拡散させ、ウェーハ１１の上記径方向に拡散深さが増大する高濃度不純物拡散層１９を形成する。 - 特許庁

To provide a method for removing a resist film in which a heavily doped resist film can be removed by a dry process without leaving residues of resist.例文帳に追加

高濃度にイオン注入されたレジスト膜の除去を、レジストの残渣を残すことなくドライプロセスで行ない得るレジスト膜の除去方法を提供する。 - 特許庁

Since the p- type channel layer 5b can bring about normally off state, an n-type channel layer 5a can be doped heavily and ON resistance can be decreased.例文帳に追加

これにより、ｐ型チャネル層ｂによってノーマリオフとすることができるため、ｎ型チャネル層５ａを高濃度にしてオン抵抗の低減を図ることができる。 - 特許庁

At the low layer part of a p-type well layer 5, heavily doped p^+ type region 11 is provided at a position deeper than a trench 3 (element isolation part and so as to connect a contact region 10 from a transistor part.例文帳に追加

ｐ型ウェル層５の下層部において、トレンチ３（素子分離部）よりも深い位置で、かつ、トランジスタ部からコンタクト領域１０を繋ぐように高濃度のｐ^+型領域１１を備える。 - 特許庁

After that, heavily-doped impurity is introduced from the contact holes 111a and 111b via the barrier layer 240 positioned at their bottoms to form high concentration contact regions 162a and 163a.例文帳に追加

しかる後に、コンタクトホール１１１ａ、１１１ｂからその底部に位置する障壁層２４０を介して高濃度の不純物を導入し、高濃度コンタクト領域１６２ａ、１６３ａを形成する。 - 特許庁

To easily and freely adjust dislocation density in a non-diffusion layer to a required level, in manufacturing of a diffusion wafer having a double structure of a heavily-doped impurity diffusion layer and the non-diffusion layer.例文帳に追加

高濃度不純物拡散層と非拡散層の２層構造の拡散ウェーハ製造において、非拡散層内の転位密度を所要レベルに簡便にしかも自在に調節する。 - 特許庁

The light receiving element 1 is arranged, on the upper surface thereof, with an electrode 10 for placing the light emitting element and a light receiving region 4 wherein a heavily doped impurity layer 11 is formed along the edge of the electrode 10 for placing the light emitting element.例文帳に追加

上面に発光素子配置用の電極１０と受光領域４を備える受光素子１であって、前記素子配置用電極１０の縁に沿って高濃度不純物層１１を形成した。 - 特許庁

When a surge is inputted from the I/O pad, the surge is allowed to escape by utilizing the sharp concentration change in a p-n junction section, to be formed from the heavily-doped drain region 7b to a substrate region 1a.例文帳に追加

入出力パッドからサージが入力された場合には、高濃度ドレイン領域７ｂから基板領域１ａに形成されるｐｎ接合部の濃度変化が急峻なことを利用してサージを逃すように構成されている。 - 特許庁

A heavily doped diffusion layer 23 forming a movable plate 10 has a part where the distribution in the depth direction becomes uneven or discontinuous at least partially in the plane of a silicon substrate 20.例文帳に追加

可動板１０を形成する高濃度不純物拡散層２３は深さ方向分布がシリコン基板２０面内において少なくとも一部で不均一又は不連続となる部分を形成した。 - 特許庁

An n-type layer is formed by epitaxial growth on a heavily doped substrate which becomes an n^+-type cathode layer 1, and then a p-type anode region 3 is formed on a surface layer of the n-type layer.例文帳に追加

ｎ^+ カソード層１となる高濃度基板上にエピタキシャル成長でｎ層を形成し、このｎ層の表面層にｐアノード領域３を形成する。 - 特許庁

However, the region corresponding to pocket regions 6 (6') in a conventional structure more heavily doped than a channel region is not formed at the end of the extension regions 5 (5') and on the periphery of the extension region 5.例文帳に追加

ただし、チャネル領域の不純物濃度よりも高い従来構造のポケット領域６（６′）に相当する領域はエクステンション領域５（５′）の先端部及びエクステンション領域５の周辺部に形成されない。 - 特許庁

To automatically dilute a heavily doped cleaning stock solution and deionized water without swallowing up bubbles in a mixed liquid to generate much or small amount of dilute mixed liquid.例文帳に追加

多量あるいは少量の希釈混合液を生成する目的で、高濃度の洗浄液原液と純水を、混合液に気泡を巻き込むことなく自動希釈する。 - 特許庁

To obtain a method for fabricating a semiconductor element in which a trouble, e.g. corrosion or short circuit, incident to a silicon oxide film doped heavily with fluorine and employed as an interlayer insulation film is controlled.例文帳に追加

半導体素子の製造において、高濃度フッ素含有シリコン酸化膜を層間絶縁膜とすることに伴い発生する腐食やショート等のトラブルを制御する。 - 特許庁

An region between a source region 19 and a drain region 20 of an Si layer 15 is an Si body region 21 including a heavily doped n-type impurity.例文帳に追加

Ｓｉ層１５のうち、ソース領域１９とドレイン領域２０との間の領域は、高濃度のＮ型不純物を含むＳｉボディ領域２１となっている。 - 特許庁

A heavily doped diffusion layer 42 is formed to the surface layer of a terminal-section base region 40 by an ion implantation using an end on the cell-section side of the oxide film 10 as a mask and a heat treatment.例文帳に追加

酸化膜１０のセル部側の端部をマスクとするイオン注入および熱処理により終端部ベース領域４０の表面層に高濃度不純物拡散層４２を形成する。 - 特許庁

To provide a semiconductor device and a manufacturing method therefor, in which the contact resistance of a storage node contact is reduced by forming a heavily-doped region in a prescribed region of the source region of an access transistor.例文帳に追加

アクセストランジスタのソース領域の所定領域へ高濃度の不純物領域が形成され、かつ、記憶ノードコンタクトにおけるコンタクト抵抗が低減する半導体装置とその製造方法を提供する。 - 特許庁

A second MOSFET comprises a second n-type gate electrode 15A formed on a second gate insulating film 14 of a relatively thick film while a first lightly-doped layer 19 and second lightly-doped layer 22, which are different in impurity concentration from each other, are provided on the channel region side of a second heavily-doped layer 25.例文帳に追加

第２のＭＯＳＦＥＴは、相対的に大きい膜厚を持つ第２のゲート絶縁膜１４の上に形成された第２のｎ型ゲート電極１５Ａを有すると共に、第２の高濃度不純物層２５のチャネル領域側に、不純物濃度が異なる第１の低濃度不純物層１９及び第２の低濃度不純物層２２を有している。 - 特許庁

A power trench MOS gate device is provided with a heavily- doped semiconductor substrate 201, a deep trench gate 213 separated by an insulating layer 212 in an upper layer composed of an N-epitaxial layer 202, doped to a first conductivity-type and well layers 215 doped to a second conductivity-type, and a strongly conductive drain region 211 below the trench gate 213.例文帳に追加

重くドープした半導体基体２０１と、この基体上に第１導電型にドープしたＮ−エピタキシャル層２０２と第２導電型にドープしたウエル層２１５からなる上側層内に、絶縁層２１２で分離された深いトレンチゲート２１３とを設け、トレンチゲート２１３の下に強導電性ドレイン領域２１１を設ける。 - 特許庁

A conductive layer 32 and an offset insulating film 21 are formed on a semiconductor substrate 10, a lightly-doped region 11 is formed inside the substrate 10, an etching stopper film 21 is formed, a sidewall mask layer is formed confronting the sidewall of the conductive layer 32, and a heavily-doped region 12 is formed using the sidewall mask layer as a mask.例文帳に追加

半導体基板１０に導電層３２とオフセット絶縁膜２１を形成し、半導体基板中に低濃度不純物含有領域１１を形成し、エッチングストッパ膜２１を形成し、導電層の側壁面と対向させてサイドウォールマスク層を形成し、サイドウォールマスク層をマスクとして高濃度不純物含有領域１２を形成する。 - 特許庁

The layer 30 also has a heavily doped n-type Si body area 22, n--type Si area 23, SiGe channel area 24 containing an n-type impurity at a low concentration, lightly doped n-type Si cap layer 25, and contact 26 which is a conductor member connecting a gate electrode 17 to the Si body area 22.例文帳に追加

また、高濃度のｎ型Ｓｉボディ領域２２と、ｎ^- Ｓｉ領域２３と、低濃度のｎ型不純物を含むＳｉＧｅチャネル領域２４と、低濃度のｎ型Ｓｉキャップ層２５と、ゲート電極１７とＳｉボディ領域２２とを電気的に接続する導体部材であるコンタクト２６とが設けられている。 - 特許庁

The thin-film transistor 100 includes, as indicated in Fig.1, a substrate 11, a gate electrode 112, a gate insulating film 113, a semiconductor layer (channel region) 114, an etching stopper film 115, heavily doped amorphous silicon layers 116 and 117, a drain electrode 118, a source electrode 119, and lightly doped semiconductor layers 120 and 121.例文帳に追加

薄膜トランジスタ１００は、図１に示すように、基板１１と、ゲート電極１１２と、ゲート絶縁膜１１３と、半導体層（チャンネル領域）１１４と、エッチングストッパ膜１１５と、高濃度不純物含有アモルファスシリコン層１１６，１１７と、ドレイン電極１１８と、ソース電極１１９と、低濃度不純物含有半導体層１２０，１２１を備える。 - 特許庁

Even if spot light of a strong intensity is incident into part of a light receiving pixel, causing part of light 17 to reach a neutral region of the lightly doped substrate 11, part of diffused charges 18 which have been subjected to photoelectric transfer in there are prevented from entering the heavily doped well 20 because there is the potential barrier.例文帳に追加

したがって、低濃度基板１１から高濃度ウェル２０に向かってポテンシャルバリアΔＶが形成されており、受光画素の一部に強いスポット光が入射して光１７の一部が低濃度基板１１の中性領域まで到達しても、そこで光電変換された拡散電荷１８の一部は、高濃度ウェル２０へ侵入することはできない。 - 特許庁

In a method of manufacturing the vertical power element on a silicon wafer, a second-conductivity lightly-doped epitaxial layer having such a thickness that can withstand the maximum voltage impressed upon the power element during operation is formed on the upper surface of a first-conductivity heavily-doped substrate and at least one area corresponding to the power element is divided by insulating walls in the wafer.例文帳に追加

シリコンウェハーの上に垂直パワー素子を製造する方法に関し、第１導電形の重くドープした基板の上表面に第２導電形の軽くドープしたエピタキシャル層を成長させ、該エピタキシャル層はパワー素子の動作中に印加される最大電圧に耐える厚さを有し、ウェハーの中に少なくとも１つのパワー素子に対応する領域を絶縁壁により区切る。 - 特許庁

To provide a semiconductor substrate in which a heavily doped layer having a resistance that is uniform within a lot is easily formed, and furthermore any protective film for inhibiting out-diffusion of the impurity from the heavily doped layer is not required.例文帳に追加

この発明は、低濃度の不純物を含有する低濃度不純物基板に高濃度不純物拡散層を形成し、更にその上層に前記高濃度不純物拡散層より低濃度の不純物を含有するエピタキシャル層を形成した構造とすることで、ロット内で均一な抵抗を有する高濃度不純物層を容易に形成することができ、しかも高濃度不純物層からの不純物の外方拡散を防ぐための保護膜を必要としない半導体基板を得ようとするものである。 - 特許庁

The Schottky barrier diode which has high performance can be formed by varying the impurity density of the cathode area of the Schottky barrier diode nearby its Schottky junction and cathode electrode and further using a trench structure and heavily doped polycrystalline silicon for the cathode electrode.例文帳に追加

ショットキーバリアダイオードのカソード領域の不純物濃度を、ショットキ接合近傍とカソード電極近傍で変え、さらにカソード電極をトレンチ構造と高濃度多結晶シリコンを用いることにより、高性能なショットキーバリアダイオードを形成できることを特徴とする。 - 特許庁

The gate electrode 20 applies a gate voltage, and includes a first region (gate electrode 1) 21 using polysilicon heavily doped with a dopant, and a second region (gate electrode 2) 22 using polysilicon of high resistance.例文帳に追加

ゲート電極２０は、ゲート電圧を印加するための電極で、ドーパントが高濃度にドーピングされたポリシリコンを用いた第１の領域（ゲート電極１）２１と、高抵抗のポリシリコンを用いた第２の領域（ゲート電極２）２２とを有する。 - 特許庁

A semiconductor layer of gallium nitride is formed on a heavily doped silicon substrate, and an active region passing a main current surrounded by a mesa groove formed by etching the gallium nitride layer down to a depth of 80% or more is provided on the gallium nitride semiconductor layer side surface.例文帳に追加

高濃度シリコン基板の上に窒化ガリウムの半導体層を積層し、窒化ガリウム半導体層側の表面には、窒化ガリウム層の８０％以上の深さにエッチングしたメサ溝によって囲まれる主電流の流れる活性領域をそなえる構成の半導体装置とする。 - 特許庁

In the epitaxial layer 5, a heavily doped embedded region 16 having an impurity concentration higher than that of the epitaxial layer 5 is formed between the deep trench 6 and a portion facing the source region 14 in the depth direction.例文帳に追加

そして、エピタキシャル層５には、ソース領域１４に対して深さ方向に対向する部分とディープトレンチ６との間に、エピタキシャル層５の不純物濃度よりも高い不純物濃度を有する高濃度埋込領域１６が形成されている。 - 特許庁

Next, by using the gate electrode 103 and the first sidewall spacer 1-5 as a mask, ion implantation is conducted to form the heavily-doped region 106, and thereafter a second sidewall spacer 108 is formed on the first side wall spacer 105.例文帳に追加

次に、ゲート電極１０３及び第１のサイドウォールスペーサ１０５をマスクとしてイオン注入を行なって高濃度不純物領域１０６を形成した後、第１のサイドウォールスペーサ１０５上に第２のサイドウォールスペーサ１０８を形成する。 - 特許庁

A heavily doped p-type compound semiconductor thin film is grown epitaxially by a mixing process for controlling complex reaction of an organic metal material in epitaxial growth of a compound semiconductor thin film multilayer wafer including PN heterojunction, and a heating process.例文帳に追加

PNヘテロ接合を含む化合物半導体薄膜積層ウエハの結晶成長における有機金属材料の鎖体反応を制御する混合工程と、加熱工程により高濃度のpタイプ化合物半導体薄膜の結晶成長させる。 - 特許庁

The field-effect transistor can have a semiconductor substrate surface prevented from being made amorphous in a region where a heavily-doped impurity is ion-implanted even in such a case by providing a buffer film 41 over parts constituting the source region and drain region.例文帳に追加

本発明の電界効果型トランジスタは、ソース領域およびドレイン領域を構成する部分の上部に緩衝膜を設けることで、高濃度不純物のイオン注入を行っても、この領域の半導体基板表面がアモルファス化することを防ぐことができる。 - 特許庁

After a transistor composed of a gate electrode 10, a heavily doped diffusion layer 12 and the like is formed on a silicon substrate 1, second wiring 22 electrically connected with the transistor is formed and then a plasma nitride film 23 is formed on the silicon substrate 1.例文帳に追加

シリコン基板１上に、ゲート電極１０及び高濃度不純物拡散層１２等から構成されるトランジスタを形成した後、該トランジスタと電気的に接続する第２の配線２２を形成し、その後、シリコン基板１の上にプラズマ窒化膜２３を形成する。 - 特許庁

In the body region 5, a P+ type heavily-doped region 11 which is higher in concentration of p type impurity than its circumference is formed over a position opposed to one of the mutually adjacent trenches 6 at an interval and a position opposed to the other trench 6 at an interval.例文帳に追加

ボディ領域５には、Ｐ型不純物の濃度がその周囲よりも高いＰ^+型の高濃度領域１１が、互いに隣り合うトレンチ６の一方のトレンチ６に対して間隔を空けて対向する位置と他方のトレンチ６に対して間隔を空けて対向する位置とにわたって形成されている。 - 特許庁

For example, one end of the drain electrode 18 is connected to one n-type heavily doped region 13d of a polysilicon thin film 13 via a contact hole 20 and the other end is connected to the data line 3 via a contact hole 21.例文帳に追加

そして、例えば、ドレイン電極１８の一端部はコンタクトホール２０を介してポリシリコン薄膜１３の一方のｎ型不純物高濃度領域１３ｄに接続され、他端部はコンタクトホール２１を介してデータライン３に接続されている。 - 特許庁

Not only the breakdown voltage is enhanced but also static electricity surge resistance can be ensured by further forming a heavily doped P type region 8 having a depth of 0.5 μm and an impurity concentration of 1×10^20/cm^3-6×10^21/cm^3 on the surface of the guard ring region 5.例文帳に追加

さらにガードリング領域５の表面に、深さ０．５μｍ、不純物濃度１×１０^20／ｃｍ^3〜６×１０^21／ｃｍ^3程度の高濃度Ｐ型領域８を形成することにより、耐圧を高くするのみでなく静電気サージ耐量も確保できることとなる。 - 特許庁

An upper electrode is formed over a heavily-doped region (source region or drain region), and a contact hole penetrating an interlayer insulating film is formed so as to overlap a region, where the upper electrode and the high-concentration impurity region overlap.例文帳に追加

高濃度不純物領域（ソース領域又はドレイン領域）の上に上部電極を形成し、層間絶縁膜を貫通するコンタクトホールを上部電極と高濃度不純物領域（ソース領域又はドレイン領域）とが積層された領域と重なる位置に形成する。 - 特許庁

This upper layer has on its top surface a plurality of well areas 103 of a 2nd conduction type a plurality of heavily doped source areas 104 of a 1st conductivity type, and a wavy part 202 which is formed by selective etching and parallel to the source areas.例文帳に追加

この上側層表面２０１に、第２導電型の複数のウエル領域１０３、第１導電型で高濃度ドープの複数のソース領域１０４、および選択エッチングで形成したソース領域に平行な波形部分２０２とを有する。 - 特許庁

At this time, when the impurity type of the 1st impurity type transistor region is a P-type, the Fermi levels of the 1st metal-containing film have energy levels close to the balanced band levels of silicon which is heavily doped with P-type an impurity.例文帳に追加

この時、第１不純物型トランジスタ領域の不純物型がＰ型であれば、第１金属含有膜のフェルミ準位はＰ型不純物で高濃度ドーピングされたシリコンの平衡バンド準位と近接したエネルギー準位を有するようにする。 - 特許庁

A P-channel MOSFET 101 and an N-channel MOSFET 102 are formed in N-type semiconductor layers 3 insularly isolated on a SOI(Silicon On Insulator) substrate 200 and a heavily doped impurity diffused region 10 is formed in such a way as to encircle these MOSFETs.例文帳に追加

ＳＯＩ基板２００上の島状に分離されたｎ形半導体層３にｐチャネルＭＯＳＦＥＴ１０１とｎチャネルＭＯＳＦＥＴ１０２が形成され、これらを取り囲むように、高濃度の不純物拡散領域１０を形成する。 - 特許庁

In the semiconductor device, a p-type punching layer 4, connecting the source region of an LDMOSFET and a source back electrode 36 formed on the back of a substrate 1 electrically, is formed of a heavily doped low-resistance p-type polysilicon film or a low-resistance metal film.例文帳に追加

ＬＤＭＯＳＦＥＴのソース領域と基板１の裏面に形成されたソース裏面電極３６とを電気的に接続するｐ型打ち抜き層４を不純物を高濃度でドープした低抵抗のｐ型多結晶シリコン膜もしくは低抵抗の金属膜から形成する。 - 特許庁

A heavily doped transparent thin film 6 made of a GZO thin film, AZO thin film, or IZO thin film having carrier concentration higher than that of the n-type ZnO substrate 3 is interposed between the p-type GaN layer 24 and the n-type ZnO substrate 3 at the LED thin-film section 2.例文帳に追加

ＬＥＤ薄膜部２におけるｐ形ＧａＮ層２４とｎ形ＺｎＯ基板３との間にｎ形ＺｎＯ基板３よりもキャリア濃度が高濃度のＧＺＯ薄膜もしくはＡＺＯ薄膜もしくはＩＺＯ薄膜からなる高濃度透明薄膜６を介在させてある。 - 特許庁

The isolation region 30 between the analog circuit region 10 and the digital circuit region 20 is constituted so as to comprise heavily doped P^+ type impurity regions 4 and an N type diffusion layer 2, which is formed so as to be apart from the impurity regions 4 and have portions of a P^- type substrate region 1 between the diffusion layer and the impurity regions.例文帳に追加

アナログ回路領域１０とデジタル回路領域２０との間の分離領域３０は、高不純物濃度のＰ^+ 型の不純物領域４と、不純物領域４から離間して間にＰ^- 型基板領域１の部分を有して形成されたＮ型の拡散層２とを具備して構成されている。 - 特許庁