「high level description」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

The hardware part described functions of a processor 10 by basic instruction processor description 2, exclusive instruction processor description 3 and flexible interface description 4 by using a high-level language and obtains RTL (register transfer language) description 5 and description 6 for simulation by compositing operations of the descriptions.例文帳に追加

ハードウエア部分は、高級言語を用いて、基本命令プロセッサ記述２と、専用命令プロセッサ記述３と、フレキシブルインタフェース記述４とでプロセッサ１０の機能を記述し、それを動作合成してＲＴＬ記述５とシミュレーション用記述６とを得る。 - 特許庁

converting high level descriptions of digital hardware written in a computer hardware description language to an actual logic network 例文帳に追加

ある計算機ハードウェア記述言語で書かれたディジタルハードウェアの高水準記述を実際の論理網に変換する - コンピューター用語辞典

To automatically generate a description of a practical scale circuit which carries out pipeline operation of the loop descriptions described in a high level language.例文帳に追加

高級言語で記述されたループ記述をパイプライン動作させる実用的な規模の回路記述を自動で生成すること。 - 特許庁

To provide a behavioral synthesis apparatus excellent for generating behavioral level description for executing a high-speed pipeline circuit.例文帳に追加

高速なパイプライン回路を実現する動作レベル記述を生成するのに好適な動作合成装置を提供する。 - 特許庁

To shorten behavioral time and reduce a logic circuit size for the logic circuit in which behavioral description defined by an array variable is synthesized with a high-level.例文帳に追加

配列変数で定義された動作記述を高位合成された論理回路の動作時間の短縮化と回路規模の縮減を目的とする。 - 特許庁

HARDWARE VERIFICATION PROGRAMMING DESCRIPTION GENERATOR, HIGH LEVEL SYNTHESIZER, HARDWARE VERIFICATION PROGRAMMING DESCRIPTION GENERATION METHOD, HARDWARE VERIFICATION PROGRAM GENERATION METHOD, CONTROL PROGRAM, AND READABLE RECORDING MEDIUM例文帳に追加

ハードウェア検証用プログラミング記述生成装置、高位合成装置、ハードウェア検証用プログラミング記述生成方法、ハードウェア検証用プログラム生成方法、制御プログラムおよび可読記録媒体 - 特許庁

To produce hardware with enhanced circuit parallel operability by providing minimum constraint information without changing an operation description to be an input of high order synthesizing, a register transfer level description to be an output, or the like.例文帳に追加

高位合成の入力となる動作記述や、出力となるレジスタトランスファレベル記述等を変更することなく、必要最小限の制約情報を与えることで、回路並列動作性を高めたハードウェアを生成する。 - 特許庁

To provide a high-level synthesis method for semiconductor integrated circuit for generating a circuit description in which design information is made secret (consealment of design information and making difficult to read of circuit description) in order to reduce the risk of illicit use and illicit decoding of design information in the event of leak of circuit description.例文帳に追加

回路記述流出時の不正利用と設計情報不正解読のリスクを低減するために、設計情報を秘匿化（設計情報隠蔽と回路記述難読化）した回路記述を生成する半導体集積回路の高位合成方法を提供する。 - 特許庁

An LSI design apparatus 10 is used together with a simulator 20 that executes simulation of an operation description 91 in which the operation of an LSI is written in order of processing, and a high-level synthesizer 30 that executes binding processing to assign variables in the operation description 91 to registers to generate a register transfer level description 95 on the basis of the binding result 94.例文帳に追加

ＬＳＩの動作が処理順序に沿って記述された動作記述９１のシミュレーションを実行するシミュレータ２０と、動作記述９１中の変数をレジスタに割り当てるバインディング処理を実行し、そのバインディング結果９４に基づいてレジスタ転送レベル記述９５を生成する高位合成装置３０と、ともに用いられるＬＳＩの設計装置１０。 - 特許庁

A high-level driver translates a CFC representation generated in compilation level into a hybrid controlflow-dataflow graph representation for representing optimized pipeline logic which may be processed into a hardware description representation.例文帳に追加

上位レベルのドライバは、コンパイル段階で、生成されているＣＦＣ表現を、ハードウェア記述表現に処理され得る最適化されたパイプラインロジックを表わすハイブリッド制御フローデータフローグラフ表現に翻訳する。 - 特許庁

To provide a high-level synthesis method for generating high performance RTL description when there is successive processes in a DFG configured of an operation node which does not satisfy a coupling rule or distribution rule of two inputs.例文帳に追加

２入力の結合則又は分配則を満たさない演算ノードからなる、ＤＦＧ内の逐次処理がある場合に、高性能なＲＴＬ記述を生成する高位合成方法を提供する。 - 特許庁

When converting mainly a high-level programming language (Java(R), C, C++ or the like) into a hardware description language, first of all, a source code of a program written in the high-level programming language is converted into an activity diagram.例文帳に追加

主にハイレベルプログラミング言語（Ｊａｖａ（登録商標）、Ｃ、Ｃ＋＋など）をハードウエア記述言語に転換する時は、該ハイレベルプログラミング言語により書かれたプログラムの原始コードを先ずアクティビティダイアグラムに転換する。 - 特許庁

The hardware description language synthesis tool includes a hardware file describing a hardware component excluding a program memory, program code and the like of a microprocessor in the hardware description language, and an assembly level synthesis language which analyzes an assembly level language program obtained by compiling a high-level language program to associate instruction code thereof with the hardware component, and converts the instruction code into a software file described in the hardware description language.例文帳に追加

マイクロプロセッサのプログラムメモリとプログラムコードなどを除くハードウエアコンポーネントを、ハードウエア記述言語で記述したハードウエアファイルと、高級レベル言語プログラムをコンパイルして得られたアセンブリレベル言語プログラムを解析して、その命令コードをハードウエアコンポーネントに対応させてハードエウア記述言語で記述したソフトウエアファイルに変換するアセンブリレベル合成プログラムとを有するハードウエア記述言語合成ツールである。 - 特許庁

To set even data of a page description language aimed for graphic arts for realizing a high-level color reproducibility to be printed like a mainly monochrome business document, and to provide an environment optimum for each utilization field.例文帳に追加

高度な色再現性を実現するグラフィックアート向けのページ記述言語のデータであっても、モノクロ主体の事務文書を印刷するように設定できるようになり、利用分野毎に最適な環境を提供する。 - 特許庁

The high level abstraction model source code simplified as compared to the description by the RTL can be created without waiting for completion of actual logic of the RTL, in other words, in parallel with creation of the actual logic of the RTL.例文帳に追加

ＲＴＬの実論理の完成を待つこと無く、換言すれば、ＲＴＬの実論理の作成に並行して、ＲＴＬによる記述よりも簡素化された高抽象度モデルソースコードを作成することができる。 - 特許庁

A transition state is assigned to the functional behavioral description using a high-level synthesis means, a cycle delay is counted at a state transition point and a model to add the delay is generated in outputting an outcome of processing.例文帳に追加

高位合成手段を用いて機能的な動作記述に遷移状態を割り当て、状態遷移ポイントでサイクル遅延をカウントし、処理結果を出力する際に遅延を加えるモデルを生成する。 - 特許庁

To provide a compiling method which makes it possible to describe an electronic circuit model in a high-level description language that programmers are familiar with and to estimate costs more accurately.例文帳に追加

プログラマに馴染みの深い高級記述言語による電子回路モデルの記述が可能で、より正確なコスト見積もりを行うことができるコンパイル方法を提供する。 - 特許庁

To provide a device and method for synthesizing logic circuit by which the optimization of a circuit scale corresponding to circuit functions can be performed by performing optimization at a high-order function description level without requiring any verifying process of a designer and comparing a synthesized circuit with the optimization at a gate level.例文帳に追加

設計者の検証処理を必要とせず、上位の機能記述レベルでの最適化を行い、合成される回路をゲートレベルでの最適化に比較し、回路機能に対応した回路規模の最適化の行える論理回路合成装置及び論理回路合成方法を提供する。 - 特許庁

When the inputted high-level language program contains a description specifying processing with subprocessing, the compiler places an instruction code corresponding to the processing and its subprocessing such that instruction code storage positions in cache memory do not overlap.例文帳に追加

また、コンパイラは、入力された高級言語プログラムに、下位処理を有する処理を指定する記述が含まれている場合には、キャッシュメモリ内の格納位置が重複しないように、当該処理およびその下位処理に相当する命令コードを配置する。 - 特許庁

When an input high-level language program contains a description specifying processing which is not correlative (not in a convergence operation relation), a compiler does not place an instruction code corresponding to the designated processing just after a branch instruction or in the vicinity thereof.例文帳に追加

コンパイラは、入力された高級言語プログラムに、相関関係にない（輻輳動作関係にない）処理を指定する記述が含まれている場合には、指定された処理に相当する命令コードを分岐命令の直後または近傍に配置しない。 - 特許庁

When the input high-level language program contains the description specifying processing which is not correlative (not in a convergence operation relation), the complier places the instruction code corresponding to the processing such that instruction code storage positions in a cache memory overlap.例文帳に追加

また、コンパイラは、入力された高級言語プログラムに、相関関係にない（輻輳動作関係にない）処理を指定する記述が含まれている場合には、キャッシュメモリ内の格納位置が重複するように、当該処理に相当する命令コードを配置する。 - 特許庁

When an inputted high-level language program contains a description specifying branch target processing likely to be executed, a compiler places an instruction code corresponding to the specified branch target processing right after a branch instruction or right before a subsequent instruction.例文帳に追加

コンパイラは、入力された高級言語プログラムに、実行される確率が高い分岐先処理を指定する記述が含まれている場合には、指定された分岐先処理に相当する命令コードを分岐命令の直後または後続命令の直前に配置する。 - 特許庁