「input output buffer」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

A multicast packet input counter 1042 receives the discrimination result from the discriminator 1041, and counts the number of buffer descriptors of the multicast packet input in an output buffer 102.例文帳に追加

マルチキャストパケット入力数計測部１０４２は、識別部１０４１から識別結果を受け取り、出力バッファ１０２に入力されたマルチキャストパケットのバッファディスクリプタの数を計測する。 - 特許庁

A buffer amplifier 19 amplifies the output of the delay circuit 30, adds the amplified output to an output terminal 20, and feeds the output back to an input side of the integrating circuit 16 via the resistor 13.例文帳に追加

バッファ増幅器１９は遅延回路３０の出力を増幅し、出力端子２０へ加えると共に抵抗１３を介して積分回路１６の入力側へ帰還する。 - 特許庁

In a packet data outputting device DBA1, a packet buffer 260 stores input packets, and output buffer managing means (530, 540) manage packets to be outputted, and output a buffer designated by the output buffer managing means among the stored buffers according to the instruction of an output start instructor 520 for announcing the arrival of a prescribed output start time.例文帳に追加

パケットデータ出力装置DBA1において、パケットバッファ２６０は入力パケットを蓄積し、出力バッファ管理手段（５３０、５４０）は出力するパケットを管理し、所定の出力開始時刻に達っしたことを知らせる出力開始指示器５２０の指示に従って、蓄積されたバッファのうち出力バッファ管理手段が指定するバッファを出力する。 - 特許庁

In the buffer circuit 300, the output of the tristate buffer corresponding to the line more on the MSB side than the line to which the input line is connected among the output lines is set to high impedance.例文帳に追加

バッファ回路３００は、出力ラインのうちの入力ラインが接続されたラインよりもＭＳＢ側のラインに対応するトライステートバッファの出力がハイインピーダンスに設定される。 - 特許庁

The output circuit OC includes an output buffer OB, an input buffer IB, a delay circuit DL constituting an impedance adjusting circuit, a counter CTRH and a CTRL transmission line L or the like.例文帳に追加

出力回路ＯＣは出力バッファＯＢ、入力バッファＩＢ、インピーダンス調整回路を構成する遅延回路ＤＬ、カウンターＣＴＲＨ、ＣＴＲＬ伝送線Ｌ等を含む。 - 特許庁

The subtest circuit 1a outputs a logic value differing from that of the signal TDI to the output when an output value of the corresponding output buffer 11 differs from an input value in the input.例文帳に追加

サブテスト回路１ａは、対応する出力バッファ１１の出力値と入力における入力値とが異なる場合に、出力に信号ＴＤＩの論理値とは異なる論理値を出力する。 - 特許庁

The single-ended output buffer Ds1 and the single-ended input buffer Rs1 are connected to one signal line 11 out of the two signal lines 10 and 11.例文帳に追加

シングルエンド出力バッファＤｓ１およびシングルエンド入力バッファＲｓ１は、２本の信号線１０，１１のうちの１つの信号線１１に接続されている。 - 特許庁

A processor 111 fetches the data from an input buffer memory 112, performs an arithmetic processing by a specified program and outputs the resultant data to an output buffer memory 113.例文帳に追加

プロセッサ１１１は入力バッファメモリ１１２からデータを取り込んで所定のプログラムで演算処理し、出力バッファメモリ１１３に出力する。 - 特許庁

The other end of the resistance element RD is connected to the input of a buffer circuit 62, and an internal reference voltage Vout is output from the buffer circuit 62.例文帳に追加

抵抗素子ＲＤの他端はバッファ回路６２の入力へ接続され、バッファ回路６２から内部基準電圧Ｖｏｕｔが出力される。 - 特許庁

To prevent a buffer underrun when the data throughput of an input side of a buffer memory is low and varies and the data throughput of an output side is high and constant.例文帳に追加

バッファメモリの入力側のデータスループットが低く且つ変動し、出力側のデータスループットが高く且つ一定の場合、バッファアンダーランを防止する。 - 特許庁

A memory controller 17 has an input line buffer 70, an output line buffer 80, a first image converting unit 65, and a second image converting unit 66.例文帳に追加

メモリコントローラ１７は、入力用ラインバッファ７０と、出力用ラインバッファ８０と、第１画像変換部６５と、第２画像変換部６６と、を有している。 - 特許庁

A memory controller 17 is provided with a line buffer 70 for input, a line buffer 80 for output, a first image conversion part 65, and a second image conversion part 66.例文帳に追加

メモリコントローラ１７は、入力用ラインバッファ７０と、出力用ラインバッファ８０と、第１画像変換部６５と、第２画像変換部６６と、を有している。 - 特許庁

In this input buffer, a first buffer controls a voltage level at an output terminal if the voltage level of a reference voltage signal is equal to the voltage level of a first voltage.例文帳に追加

第１バッファは、基準電圧信号の電圧レベルが第１電圧の電圧レベルと同じであれば、出力端の電圧レベルを制御する。 - 特許庁

A single-ended output buffer Ds1 and a single-ended input buffer Rs1 perform signal transmission in the opposite direction by a single-ended signal.例文帳に追加

一方、シングルエンド出力バッファＤｓ１およびシングルエンド入力バッファＲｓ１によって、逆方向への信号伝送をシングルエンド信号を用いて行う。 - 特許庁

A replica buffer circuit includes the same circuit as a main buffer circuit, and outputs a replica output signal upon receiving a replica input signal or a check signal.例文帳に追加

レプリカバッファ回路は、メインバッファ回路と同じ回路を含み、レプリカ入力信号またはチェック信号を受けてレプリカ出力信号を出力する。 - 特許庁

The polyphase filter is equipped with 1st and 2nd networks, including 1st and 2nd input/output terminals, buffer circuits, capacitors, and resistances.例文帳に追加

第１、第２の入出力端子、バッファ回路、容量、及び抵抗を含む第１と第２の回路網を備える。 - 特許庁

Input pattern data IP and output expected value data EP are stored in a buffer of a memory dedicated tester 30.例文帳に追加

メモリ専用テスタ３０のバッファには、入力パターンデータＩＰと出力期待値データＥＰとが格納されている。 - 特許庁

An output of the buffer amplifier 62 is connected as the input to the error amplifier 42 to give an AVP window.例文帳に追加

バッファ増幅器６２の出力は、誤差増幅器４２に入力として接続されてＡＶＰウインドウを与える。 - 特許庁

The output of the buffer 38 is a progressive image signal whose one horizontal period is twice that of the input interlace image signal.例文帳に追加

出力は、プログレッシブ画像信号であり、１水平期間が入力のインターレース画像信号の２倍になる。 - 特許庁

The input-output buffer 27 outputs the data from the read amplifier 25 to the outside in one cycle of the clock CLK.例文帳に追加

入出力バッファ２７はリードアンプ２５からのデータをクロックＣＬＫの１周期で外部へ出力する。 - 特許庁

The input/output buffer 27 outputs data from the read-amplifier 25 to the out side with one period of the clock CLK.例文帳に追加

入出力バッファ２７はリードアンプ２５からのデータをクロックＣＬＫの１周期で外部へ出力する。 - 特許庁

The flash sequencer block 12 controls input and output operation of the buffer 9 at a one-page size space of the flash memory 2.例文帳に追加

フラッシュシーケンサブロック１２は、フラッシュメモリ２の１ページサイズにて、バッファ９の入出力動作を制御する。 - 特許庁

An AVP signal obtained from an output load current sensing element supplies an input to the buffer amplifier 62.例文帳に追加

出力負荷電流感知要素から得られたＡＶＰ信号が、バッファ増幅器６２に入力を供給する。 - 特許庁

It is determined how many input lines are required (number LN of updating lines), the input lines being held in an input buffer for obtaining the next output line OL21a.例文帳に追加

次の出力ラインＯＬ２１ａを得るために入力バッファに保持されている入力ラインを何本更新する必要があるか（更新ライン数ＬＮ）の判定が行われる。 - 特許庁

It is computed how many processing can be squeezed into the input process while the images are input by dividing an image input/output ring buffer time by the processing unit time ProcT.例文帳に追加

画像の入出力リングバッファ時間を処理単位時間ＰｒｏｃＴで割ることで、画像の入力中にいくつ処理が割り込めるかが算出される。 - 特許庁

To provide a data input/output circuit of a flash memory device which allows increasing the data input/output speed, and decreasing the page buffer size, by outputting and inputting data via dual data input/output nodes.例文帳に追加

デュアルデータ入出力ノードを介してデータが入出力されるようにすることにより、データの入出力速度を増加させ、ページバッファの大きさを減少させることが可能なフラッシュメモリ装置のデータ入出力回路を提供すること。 - 特許庁

The output buffer busy generating part decides if write should be stopped in every output buffer based on the maximum write request number information and the states of the output buffering part of a self-crossbar and the input buffering part.例文帳に追加

出力バッファビジー生成部は、最大書き込みリクエスト数情報と、自クロスバの出力バッファ部及び入力バッファ部の状態とに基づいて、出力バッファ毎に書き込みを停止すべきか判断する。 - 特許庁

The input buffer section to which the output port is assigned by the output destination adjustment processing outputs a packet whose destination is the output port and the input buffer section whose output port is assigned by the open port adjustment processing generates and outputs a dummy packet whose destination is the output port.例文帳に追加

出力先調整処理によって出力ポートが割り当てられた入力バッファ部はその出力ポートを宛先とするパケットを出力し、空きポート調整処理によって出力ポートが割り当てられた入力バッファ部はその出力ポートを宛先とするダミーパケットを生成して出力する。 - 特許庁

The inner circuit 16 outputs an output signal via a bus drive circuit 15, an inner bus BLout, an output buffer 13 and output pads DQ0 to DQn on response to an input signal.例文帳に追加

内部回路１６は入力信号に応答してバスドライブ回路１５、内部バスBLout、出力バッファ１３、出力パッドDQ0〜DQnを介して出力信号を出力する。 - 特許庁

The output of the amplifier to which the input signal is input is input to the constant current circuit, whose output is input to a circuit formed by connecting the diode to the series circuit of the buffer and resistance in parallel.例文帳に追加

入力信号が入力される増幅器の出力を定電流回路に入力し、この定電流回路の出力を、バッファと抵抗の直列回路にダイオードを並列接続した回路に入力するようにした。 - 特許庁

The semiconductor integrated circuit comprises an input and output terminals 110, 120, an output buffer circuit 1000 for outputting a voltage to the output terminal based on the level of an input signal to the input terminal, and a current control circuit 160 for feeding the output buffer circuit with a current according to the output voltage on the output terminal.例文帳に追加

本発明による半導体集積回路は、入力端子１１０と、出力端子１２０と、入力端子に供給された入力信号のレベルに基づいて電圧を出力端子へ出力する出力バッファ回路１０００と、出力端子から出力される出力電圧に応じて電流を出力バッファ回路に供給する電流制御回路１６０とを備える。 - 特許庁

The output signal of an amplifier based on an OP1 of low output impedance is inputted through a C1 to a buffer amplifier OP2 of high input impedance.例文帳に追加

出力インピーダンスの低いＯＰ１によるアンプの出力信号はＣ１を経て入力インピーダンスの高いバッファーアンプＯＰ２に入力される。 - 特許庁

The data transfer apparatus 1 includes: a means for storing a data packet received from an input port to an input buffer corresponding to the input port; a means for searching a path for the data packet; a means for storing the data packet to an output buffer corresponding to an output port acting like a path for the data packet; and a means for transmitting the data packet from the output buffer via the output port.例文帳に追加

データ転送装置１は、入力ポートから受信したデータパケットを、その入力ポートに対応する入力バッファに格納する手段と、データパケットの経路を検索する手段と、データパケットの経路となる出力ポートに対応する出力バッファにデータパケットを格納する手段と、出力バッファから出力ポートを介してデータパケットを送信する手段とを有する。 - 特許庁

Schmitt buffer circuits 2 and 3 having a hysteresis characteristic are provided at an input side and an output side, an integration circuit 4 is inserted between the Schmitt buffer circuits and connected directly to the Schmitt buffer circuits to configure the input circuit 1 of the integrated semiconductor circuit.例文帳に追加

入力側と出力側にヒステリシス特性を有するシュミットバッファ回路２、３を備え、該シュミットバッファ回路間に積分回路４を挿入して直結し、半導体集積回路の入力回路１を構成する。 - 特許庁

The differential input buffer 2 consists of an internal differential input buffer 122, that receives a differential signal (strobe P signal 26 and strobe N signal 27), an internal differential input buffer 224, that receives the strobe P signal 26 and an external reference voltage-use power supply 23, and the phase comparator 21 that receives output signals from the internal differential input buffer 122 and the internal differential input buffer 224.例文帳に追加

差動入力バッファ２は、差動信号（ストローブＰ信号２６、ストローブＮ信号２７）を入力とした内部差動入力バッファ１２２と、ストローブＰ信号２６と外部参照電圧用電源２３を入力とした内部差動入力バッファ２２４と、内部差動入力バッファ１２２と内部差動入力バッファ２２４の出力信号を入力とした、位相比較器２１から構成される。 - 特許庁

Reading, writing of the input buffer memory 112 and output buffer memory 113 are controlled by a DMA 114 according to the processing state of the processor 111 and the data input/output is performed even during the arithmetic processing of the processor 111.例文帳に追加

ＤＭＡ１１４は、入力バッファメモリ１１２、出力バッファメモリ１１３の読み出し、書き込みをプロセッサ１１１の処理状況に応じて制御し、プロセッサ１１１の演算処理中でもデータの入出力が行われるようにする。 - 特許庁

The phase comparator 150 receives an output of a buffer 102 receiving an input signal IN1 and an output of a buffer 104 receiving an input signal IN2 and provides outputs of signals SLOW and FAST being phase comparison results.例文帳に追加

位相比較器１５０は、入力信号ＩＮ１を受けるバッファ１０２の出力および入力信号ＩＮ２を受けるバッファ１０４の出力を受けて位相比較結果である信号ＳＬＯＷ、ＦＡＳＴを出力する。 - 特許庁

A reference voltage source 4-1 inputs the output voltage of the input buffer 3-1 through a delay circuit DL1 and a reference voltage source 4-2 inputs the output voltage of the input buffer 3-2 through a delay circuit DL2.例文帳に追加

基準電圧源４−１は、入力バッファ３−１の出力電圧を遅延回路ＤＬ１を介して入力し、基準電圧源４−２は、入力バッファ３−２の出力電圧を遅延回路ＤＬ２を介して入力する。 - 特許庁

A semiconductor memory device 1 includes a first memory 10 having a first buffer 12 that receives a first clock and performs input/output of data and a second memory 20 having a second buffer 22 that performs input/output of data.例文帳に追加

半導体記憶装置１は、第１のクロックを受け、かつデータの入出力を行う第１のバッファ１２を有する第１のメモリ１０と、データの入出力を行う第２のバッファ２２を有する第２のメモリ２０とを含む。 - 特許庁

The driving device receives input voltage at an input terminal and generates an output voltage at the output terminal and is provided with an output buffer 21, electrically connected between the input terminal and the output terminal and an operational amplifier 22, which is electrically connected between the input terminal and the output terminal and is selectively turned on to, drive the output voltage at equal level as that of the input voltage.例文帳に追加

入力端子で入力電圧を受け取り、出力端子で出力電圧を発生する駆動装置であって、入力端子と出力端子の間に電気的に接続された出力バッファ２１と、入力端子と出力端子の間に電気的に接続され、選択的にオンされ、出力電圧を入力電圧に等しいレベルに駆動するオペアンプ２２とを備えてなる。 - 特許庁

In the second state where the signal output from the output buffer 2 is turned off, the pull-up circuit 4 is turned off, and the pull-down circuit 5 is turned on, if the input level of the output buffer 2 is in a low state, it is determined that the output terminal 3 is not short-circuited to a power supply line.例文帳に追加

出力バッファ２からの信号出力オフ、プルアップ回路４オフ、プルダウン回路５オン、の第２状態において、入力バッファ２の入力レベルがＬＯＷであれば、出力端子３の電源ラインへの短絡無しと判定する。 - 特許庁

In the first state where a signal output from the output buffer 2 is turned off, the pull-up circuit 4 is turned on, and the pull-down circuit 5 is turned off, if an input level of the output buffer 2 is in a high state, it is determined that the output terminal 3 is not short-circuited to a grounding line.例文帳に追加

出力バッファ２からの信号出力オフ、プルアップ回路４オン、プルダウン回路５オフ、の第１状態において、入力バッファ２の入力レベルがＨＩＧＨであれば、出力端子３のグランドラインへの短絡無しと判定する。 - 特許庁

In the semiconductor memory apparatus 100 used as a semiconductor storing part of the semiconductor apparatus, an output buffer circuit 6 outputs input data D[n-1:0] transmitted by a bypass line extended to the output buffer circuit 6 from the input buffer circuit 5 to output ports OUT0 to OUTn-1 in a bypass mode.例文帳に追加

半導体装置の半導体記憶部として使用される半導体記憶装置１００では、出力バッファ回路６は、バイパスモード時に、入力バッファ回路５から出力バッファ回路６まで延在するバイパス線によって伝達される入力データＤ［ｎ−１：０］を出力ポートＯＵＴ０〜ＯＵＴｎ−１に出力する。 - 特許庁

The input voltage V_2 is impressed on the x input 12 via a buffer 22 and a resistor 16; the input voltage V_1 is also impressed on the y input 10 via a buffer 20; and the current in the x input 12 is related to the current of the z output 14 by the electric current gain.例文帳に追加

入力電圧Ｖ_２がバッファ２２及び抵抗器１６を介してはｘ入力１２に、また入力電圧Ｖ_１がバッファ２０を介してｙ入力１０に印加され、ｘ入力１２における電流が電流利得によってｚ出力１４の電流と関連付けられている。 - 特許庁

A tri-state input/output buffer having small drive capacity and a test control circuit for controlling the entire test are provided in parallel at an input/output terminal under normal use of an integrated circuit.例文帳に追加

集積回路の通常使用されている入出力端子に、並列にドライブ能力の小さいトライステート入出力バッファーを設け、テスト全体を制御するテスト制御回路を設ける。 - 特許庁