「layout element」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

LAYOUT ELEMENT CONNECTING DEVICE IN LAYOUT OF MODEL RAILROAD例文帳に追加

鉄道模型のレイアウトにおけるレイアウト要素の接続装置 - 特許庁

LAYOUT DESIGN EQUIPMENT, LAYOUT DESIGN METHOD AND LAYOUT DESIGN PROGRAM FOR SEMICONDUCTOR ELEMENT例文帳に追加

半導体素子のレイアウト設計装置、レイアウト設計方法及びレイアウト設計プログラム - 特許庁

To provide a layout system suitable for protecting a layout element.例文帳に追加

レイアウト要素を保護するのに好適なレイアウトシステムを提供する。 - 特許庁

CIRCUIT ELEMENT LAYOUT METHOD AND SEMICONDUCTOR DEVICE例文帳に追加

回路素子レイアウト方法及び半導体装置 - 特許庁

SEMICONDUCTOR DEVICE AND CIRCUIT ELEMENT LAYOUT METHOD例文帳に追加

半導体装置および回路素子レイアウト方法 - 特許庁

In a layout device 100, when the layout instruction information and the layout element are input, a layout template is selected from a template registration DB 10 on the basis of the input layout instruction information, and an additive layout element is selected from a layout element registration DB 12 on the basis of the selected layout template and the input layout element.例文帳に追加

レイアウト装置１００では、レイアウト指示情報およびレイアウト要素を入力すると、入力したレイアウト指示情報に基づいて、テンプレート登録ＤＢ１０のなかからレイアウトテンプレートを選択し、選択したレイアウトテンプレートおよび入力したレイアウト要素に基づいて、レイアウト要素登録ＤＢ１２のなかから追加のレイアウト要素を選択する。 - 特許庁

In relation to a layout element in the correction layout result data, a layout template is formed by correlating an arrangement position of the layout element in a layout region 400 with likelihood of the layout element based on the layout correction information of the registration DB 20.例文帳に追加

そして、修正情報登録ＤＢ２０のレイアウト修正情報に基づいて、修正レイアウト結果データにおけるレイアウト要素について、レイアウト領域４００におけるそのレイアウト要素の配置位置と、そのレイアウト要素の尤度とを対応付けたものをレイアウトテンプレートとして生成する。 - 特許庁

PLURAL COUPLES OF ELEMENT ARRANGEMENT IN INTEGRATED CIRCUIT LAYOUT例文帳に追加

集積回路レイアウトにおける複数組の素子配置 - 特許庁

The templates define a layout for the list element data.例文帳に追加

このテンプレートは、リスト要素データのレイアウトを規定する。 - 特許庁

LAYOUT METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT TEST ELEMENT PATTERN例文帳に追加

半導体集積回路のテスト素子パターンのレイアウト方法 - 特許庁

The layout unit selects layout elements from a layout-element registration DB 20 and arranges the selected layout elements in the layout region 600 according to the layout rule and the layout template generated for the same electronic document.例文帳に追加

そして、レイアウト要素登録ＤＢ２０のなかからレイアウト要素を選択し、同一の電子文書４について生成したレイアウトルールおよび生成したレイアウトテンプレートに従って、選択したレイアウト要素をレイアウト領域６００に配置する。 - 特許庁

DISPLAY DEVICE, LAYOUT METHOD FOR LIGHT EMITTING ELEMENT AND ELECTRONIC EQUIPMENT例文帳に追加

表示装置、発光素子のレイアウト方法および電子機器 - 特許庁

CLOCK DISTRIBUTION ELEMENT AND LAYOUT DESIGN METHOD USING SAME例文帳に追加

クロック分配素子及びそれを用いたレイアウト設計方法 - 特許庁

ELEMENT LAYOUT WIRING APPARATUS, MANUFACTURING METHOD OF SEMICONDUCTOR INTEGRATED CIRCUIT, ELEMENT LAYOUT WIRING METHOD, CONTROL PROGRAM, AND RECORDING MEDIUM例文帳に追加

素子配置配線装置、半導体集積回路の製造方法、素子配置配線方法、制御プログラム、および記録媒体 - 特許庁

RECORDING ELEMENT DRIVING CIRCUIT AND LAYOUT METHOD THEREFOR例文帳に追加

記録素子駆動回路および記録素子駆動回路のレイアウト方法 - 特許庁

To provide a circuit layout for a lumped constant element dual-balun.例文帳に追加

集中定数素子二重バランの回路レイアウトを提供する。 - 特許庁

To improve an yield of an element without impairing a degree of freedom of a layout of the element as a whole.例文帳に追加

素子全体のレイアウトの自由度を損ねることなく、素子の歩留まりを向上させる。 - 特許庁

To reduce the area of layout for the part related to element separation at an electronic element part.例文帳に追加

電子素子部分における素子の分離に係る部分のレイアウト面積を小さくする。 - 特許庁

LAYOUT METHOD OF SENSE AMPLIFIER FOR SEMICONDUCTOR MEMORY ELEMENT, AND SEMICONDUCTOR MEMORY ELEMENT USING THE METHOD例文帳に追加

半導体メモリ素子におけるセンスアンプレイアウト方法及びこれを用いる半導体メモリ素子 - 特許庁

The layout system comprises a template generating means 10 for distinguishing a composition of a plurality of layout samples for every layout element and generating a template representing placement distribution and likelihood of the element, and a layout means 20 for automatically laying out a new layout element based on the template generated by the template generating means 10.例文帳に追加

複数のレイアウトサンプルの構成をレイアウト要素ごとに判別し、その要素の配置分布とその尤度とを表したテンプレートを生成するテンプレート生成手段１０と、これで生成されたテンプレートに基づいて新たなレイアウト要素を自動的にレイアウトするレイアウト手段２０とを備える。 - 特許庁

ELEMENT LAYOUT DEVICE, PROGRAM AND METHOD例文帳に追加

要素レイアウト装置および要素レイアウトプログラム、並びに要素レイアウト方法 - 特許庁

On the basis of active node information, which is extracted in the Pre-layout simulation of S1, a parasitic element is extracted from the layout pattern data and a net list with parasitic element which contains all the device in the layout pattern data and extracted parasitic element information, is generated (S3).例文帳に追加

Ｓ１のPre-layoutシミュレーション時に抽出されたアクティブノード情報に基づいて、レイアウトパターンデータより寄生素子が抽出され、レイアウトパターンデータのすべてのデバイスと抽出された寄生素子情報を含んだ寄生素子付ネットリストが生成される（Ｓ３）。 - 特許庁

When the layout instruction information and the layout elements are inputted, a layout device 100 selects a layout template from a template registration DB 10 based on the inputted layout instruction information, and selects additional layout elements from a layout element registration DB 12 based on the selected layout template and the inputted layout elements.例文帳に追加

レイアウト装置１００では、レイアウト指示情報およびレイアウト要素を入力すると、入力したレイアウト指示情報に基づいて、テンプレート登録ＤＢ１０のなかからレイアウトテンプレートを選択し、選択したレイアウトテンプレートおよび入力したレイアウト要素に基づいて、レイアウト要素登録ＤＢ１２のなかから追加のレイアウト要素を選択する。 - 特許庁

Further, a layout template 7 is generated on the basis of the line-feed rule 5 extracted, and layout elements in a layout element registration DB 24 are automatically laid out according to the layout template 7 generated.例文帳に追加

さらに、抽出した改行ルール５に基づいてレイアウトテンプレート７を生成し、生成したレイアウトテンプレート７に従ってレイアウト要素登録ＤＢ２４のレイアウト要素を自動レイアウトする。 - 特許庁

To display a circuit element in a layout by suppressing any dead space to be generated in the layout of an integrated circuit.例文帳に追加

集積回路のレイアウトに生じるデッドスペースを抑制して、回路要素をレイアウト表示可能にすること。 - 特許庁

LOW-NOISE AND HIGH-PERFORMANCE LSI ELEMENT, LAYOUT, AND ITS MANUFACTURING METHOD例文帳に追加

低ノイズ及び高性能のＬＳＩ素子、レイアウト及びその製造方法 - 特許庁

The time required for the layout of the first semiconductor element area is shortened also since the boundary of the first semiconductor element area is set by a once layout.例文帳に追加

また、第１半導体素子領域の境界を一度のレイアウトで設定できるため、第１半導体素子領域のレイアウトに必要な時間を短縮できる。 - 特許庁

To provide a semiconductor device as well as its layout method where the performance (amplification factor) of a parasitic element is halved than before by optimizing the layout method for a guard ring.例文帳に追加

ラッチアップ防止用ガードリンングのレイアウトを最適化した半導体装置とそのレイアウト方法を提供する。 - 特許庁

When the layout instruction information and the layout elements are inputted, a layout device 100 selects a layout template from a template registering DB 10 on the basis of the inputted layout instruction information and selects layout elements to be added from a layout element registering DB 12 on the basis of the selected template and the inputted layout elements.例文帳に追加

レイアウト装置１００では、レイアウト指示情報およびレイアウト要素を入力すると、入力したレイアウト指示情報に基づいて、テンプレート登録ＤＢ１０のなかからレイアウトテンプレートを選択し、選択したレイアウトテンプレートおよび入力したレイアウト要素に基づいて、レイアウト要素登録ＤＢ１２のなかから追加のレイアウト要素を選択する。 - 特許庁

To reduce crystal defects of element isolation structures without complicating the layout of the element isolation structures.例文帳に追加

素子分離構造のレイアウトを煩雑化させることなく、素子分離構造の結晶欠陥を低減する。 - 特許庁

The selected layout element is processed in the range of its processable degree, and the input and processed layout elements are laid out according to the selected layout template.例文帳に追加

そして、選択したレイアウト要素をその加工可能度合いの範囲で加工し、選択したレイアウトテンプレートに従って、入力および加工したレイアウト要素をレイアウトする。 - 特許庁

To easily and accurately detect a specified pattern in a pattern layout from the pattern layout without carrying out simulation upon forming a pattern layout of a semiconductor element.例文帳に追加

半導体素子のパターンのレイアウトを作成する際に、シミュレーションを行うことなくパターンのレイアウトから、当該レイアウトのうち特定のパターンを容易且つ確実に検出する。 - 特許庁

To reduce the size of a semiconductor element area, and to shorten a time required for a layout of the semiconductor element area.例文帳に追加

半導体素子領域のサイズを小さくし、半導体素子領域のレイアウトに必要な時間を短縮する。 - 特許庁

To perform quantitative analysis by estimating influence of a parasitic element before layout design.例文帳に追加

レイアウト設計前に寄生素子の影響を予測し、定量的な解析を行う。 - 特許庁

To obtain a polysilicon resistive element having a higher resistance for the same layout area.例文帳に追加

ポリシリコン抵抗素子において、同じレイアウト面積でより大きな抵抗値を得る。 - 特許庁

When the generated document logical element model is applied to the layout element or the logical element of the inputted document image, the logical element specific to each document is extracted with high precision.例文帳に追加

入力文書画像のレイアウト要素や論理要素に対して生成した文書論理要素モデルを適用して、各文書固有の論理要素を高精度に抽出する。 - 特許庁

To enable formation of a resistive element, while suppressing increase in the layout surface area caused by a minimum layout modification, when a layout property of bulk silicon use is used for an SOI (silicon-on-insulator) device.例文帳に追加

バルクシリコン使用のレイアウト資産をＳＯＩデバイスへ使用する際に最小限のレイアウト変更により、レイアウト面積の増加を抑制しつつ抵抗素子を形成することを可能とする。 - 特許庁

METHOD FOR DISPLAY ELEMENT PATTERN LAYOUT, DEVICE, PROGRAM, AND MEDIUM WITH THE PROGRAM STORED THEREIN例文帳に追加

表示素子用パターンレイアウト方法、その装置、そのプログラムおよびこれを記憶した媒体 - 特許庁

The semiconductor light-emitting element is provided in the recess and is electrically connected to the wiring layout carrier.例文帳に追加

半導体発光素子は、凹部に設けられ、配線レイアウトキャリヤと電気的に接続される。 - 特許庁

To provide a low noise and high-performance LSI element, a layout, and its manufacturing method.例文帳に追加

低ノイズ及び高性能のＬＳＩ素子、レイアウト及びその製造方法を提供する。 - 特許庁

A layout pattern for a liquid crystal display device is designed according to the element parameters of the optimum values.例文帳に追加

最適値の素子パラメータに基づいて液晶表示装置用レイアウトパターンを設計する。 - 特許庁

To prevent the layout of a document from being destroyed even when the expression of the document is changed or the element of the document is replaced with another element.例文帳に追加

文書表現の変更や文書要素の差し替えを行っても文書レイアウトを破壊しないようにする。 - 特許庁

To provide a memory element for reducing a layout area, and to provide a display having the memory element.例文帳に追加

レイアウト面積を低減可能なメモリー素子、及び該メモリー素子を有する表示装置を提供することを課題とする。 - 特許庁

Based on element characteristics or structural orientation which the electrostrictive element 2 has, the layout of the connection terminals 10 is set.例文帳に追加

電歪素子２が有する素子特性または構造の方向性に基づいて、接続端子１０の配置が設定される。 - 特許庁

NETWORKING HARDWARE ELEMENT TO COUPLE COMPUTER NETWORK ELEMENT AND METHOD OF DISPLAYING NETWORK LAYOUT MAP THEREON例文帳に追加

コンピュータ・ネットワーク要素を結合するためにネットワーク・ハードウェア要素、およびネットワーク・レイアウト・マップをその上に表示する方法 - 特許庁