「layout element」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

Priority order of mask inspection accuracy is decided for an element graphic, included in layout data from net list information (differential pair circuit and current mirror circuit) of a quality priority circuit which is extracted by a quality priority circuit net list extracting device 3, and layout information (row/column/array structure) of the quality priority circuit which is extracted by a quality priority circuit layout extracting device 5.例文帳に追加

品質優先回路ネットリスト抽出装置３で抽出した品質優先回路のネットリスト情報（差動対回路、カレントミラー回路）と品質優先回路レイアウト抽出装置５で抽出した品質優先回路のレイアウト情報（行／列／アレイ構造）から、レイアウトデータに含まれる素子図形に対してマスク検査精度の優先順位を決定する。 - 特許庁

A layout verification device relating to an embodiment comprises: a first verification part 60 for verifying whether or not an element extracted from a layout of semiconductor integrated circuit is as described in a circuit diagram; and a second verification part 70 for verifying whether or not the layout of semiconductor integrated circuit complies with design rules extracted from specification information.例文帳に追加

実施形態に係わるレイアウト検証装置は、半導体集積回路のレイアウトから抽出した素子が回路図と一致しているか否かを検証する第１の検証部６０と、半導体集積回路のレイアウトが仕様情報から抽出したデザインルールに違反しているか否かを検証する第２の検証部７０とを備える。 - 特許庁

To reduce changes in a resistance value of a resistance element due to influence of potential differences with upper layer wiring so that a chip area can be reduced without complicating a wiring layout.例文帳に追加

配線の引き回しを複雑化することなく、上層配線との電位差の影響による抵抗素子の抵抗値の変動を低減し、チップ面積を縮小する。 - 特許庁

To provide a CMOS image sensor in which an area occupied by a PD is increased by simplifying the layout of a photoelectric conversion element and a plurality of CMOS transistors in a pixel.例文帳に追加

画素内の光電変換素子と複数のＣＭＯＳトランジスタとのレイアウトを単純にして、ＰＤの占有する面積を大きくするＣＭＯＳイメージセンサを提供する。 - 特許庁

To provide a graphic verification device etc. using layout data structured so as to relatively easily check an overall influence of a change and the like in a graphic defined by basic element data.例文帳に追加

基本要素データが規定する図形の変更等の全体に与える影響を比較的簡単にチェック可能な構造のレイアウトデータを用いた図形検証装置等を得る。 - 特許庁

To provide layout of heat generating elements wherein the heat dissipating property of the heat generating element is improved, in a semiconductor device in which a plurality of bump electrodes are formed on one surface.例文帳に追加

一方の面に複数のバンプ電極が形成された半導体装置において、発熱素子の放熱性を向上した発熱素子のレイアウトを提供すること。 - 特許庁

To provide a wiring substrate design assisting device for assisting the designing of a substrate with good characteristics for a designer in deciding a layout position of a bypass capacitor or a decoupling element.例文帳に追加

バイパスコンデンサやデカップリング素子の配置位置の決定において、設計者が特性のよい基板を設計することを支援する配線基板設計支援装置を提供する。 - 特許庁

To extract a partial circuit giving priority to mask inspection quality, such as, a differential pair circuit and a current mirror circuit, by combining it with regular information on element arrangement on a layout.例文帳に追加

レイアウト上での素子配置の規則性情報と組み合わせて、差動対回路やカレントミラー回路のようなマスク検査品質を優先する部分回路の抽出を図ること。 - 特許庁

To provide an imaging device reduced in restriction on layout of wiring for driving a photoelectric conversion element and EMI (Electro-Magnetic Interference) by unwanted radiation, and an imaging module using the same.例文帳に追加

光電変換素子の駆動用の配線レイアウトの制約が小さく、不要輻射によるＥＭＩを低減した撮像デバイス及びこれを用いた撮像モジュールを提供する。 - 特許庁

The document processor cuts out a partial area including a summary area corresponding to a prescribed category of document element on the basis of the set layout reference line (S218).例文帳に追加

そして、文書処理装置は、所定の種別の文書要素に対応するサマリ領域を含む部分領域を、設定されたレイアウト基準線を基準として切出す（Ｓ２１８）。 - 特許庁

To provide a semiconductor integrated circuit in which efficiency in the layout of an element on a device is improved in the semiconductor integrated circuit capable of high-speed operating at a low voltage.例文帳に追加

低電圧下で高速動作が可能な半導体集積回路において、デバイス上における素子のレイアウト効率を向上できる半導体集積回路を提供する。 - 特許庁

A specific application design rule (31) is applied to the resistance element and well region of the specific region so that the layout verification of margin value verification of the well region can be executed.例文帳に追加

この特定領域の抵抗素子およびウェル領域に対し特定用途デザインルール（３１）を適用して、ウェル領域の余裕値検証等のレイアウト検証を実行する。 - 特許庁

The structural analysis is performed by creating the finite element model of the tire in which the plurality of pitches of the current generation layout is expanded (S30, 32), and convergence of objective functions is determined.例文帳に追加

現世代のレイアウトを複数ピッチ展開したタイヤの有限要素モデルを作成して構造解析を実施し（Ｓ３０，３２）、目的関数の収束性を判定する。 - 特許庁

To provide an electrostatic discharge protection device enhancing the utilization efficiency of a layout area and the switching speed of an ESD protection element and improving resistance to the electrostatic discharge of the entire display panel.例文帳に追加

レイアウト面積の利用効率およびESD保護素子のスイッチング速度を高め、ディスプレイパネル全体の静電放電耐性を向上させる静電放電保護装置の提供。 - 特許庁

To reduce the number of wiring layers of a preventing wall that prevents diffusion of fuse copper atoms, while cutting a fuse reliably without enlarging the layout area of a fuse element.例文帳に追加

ヒューズ素子のレイアウト面積を増大させることなく確実にヒューズを溶断するとともに、ヒューズ銅原子の拡散を防止する防護壁の配線層数を低減する。 - 特許庁

The EL element display means is made free from the restriction in the layout by anything built on the game board thereby accomplishing the display control with a higher flexibility than the conventional equipment.例文帳に追加

ＥＬ素子表示手段は遊技盤上の構造物による配置の制約を受けないため、従来装置よりもより高い自由度で表示制御を行なうことができる。 - 特許庁

To provide a solid-state image pickup device capable of being miniaturized further by reducing a solid-state image pickup element without damaging the layout, or the like, of a substrate loaded with electric components, or the like.例文帳に追加

電気部品等を搭載した基板のレイアウト等を損なうことなく、固体撮像素子を小さくして、更なる小型化を図れる固体撮像装置を提供すること。 - 特許庁

Further, an overlapped portion between a gate electrode and an element area in a specific group is extracted from the mask layout data, the overlapped portion is expanded to determine a mask shape for injecting the impurity into the channel layer, and the determined data are added to the mask layout data.例文帳に追加

また、マスクレイアウトデータから特定のグループのゲート電極と素子領域との重なり部分を抽出し、その重なり部分を拡張してチャネル層に不純物を注入するときのマスクの形状を決定し、そのデータをマスクレイアウトデータに追加する。 - 特許庁

It extracts a document logic element area from the paragraph area by providing a character recognizing result and a layout analyzing result to a document logic element extracting part 13, and carries out order setting respectively to a document logic element area and a graph/table area with a reading order setting part 14.例文帳に追加

文字認識結果とレイアウト解析結果を文書論理要素抽出部１３に与えて文章領域から文書論理要素領域を抽出し、読み順設定部１４にて文書論理要素領域と図表領域の各領域に対して順序付けを行う。 - 特許庁

A set top box 203 analyzes the dependence of each display element of a HTML document of the web page used as an object for an indicator, creates a layout data which performs layer and grouping for each display element, and arranges each display element of a group applicable to a predetermined hierarchy and constitutes a screen.例文帳に追加

セットトップボックス２０３は、表示対象となるウェブページのＨＴＭＬ文書の各表示要素の従属関係を解析して各表示要素を階層化およびグループ化したレイアウトデータを作成し、所定の階層に該当するグループの各表示要素を配置して画面を構成する。 - 特許庁

In layout designing, after a supply source element and a plurality of elements to be supplied are arranged, a wiring path is determined while both of a wiring state and the insertion/arrangement state of a buffer are adjusted from the side of the element to be supplied toward the supply source element.例文帳に追加

レイアウト設計に際して、供給源素子および複数の被供給素子を配置した後に、被供給素子側から供給源素子へ向け、配線状態とバッファの挿入・配置状態との両方を調節しながら配線経路を決定するように構成する。 - 特許庁

To provide a thermoelectric element in which thermoelectric performance can be improved by increasing the layout density of elements by forming the fine elements by dicing and simultaneously arranging the elements, and to provide a manufacturing method for the thermoelectric element.例文帳に追加

ダイシングによって微細なエレメントを形成と同時に配置する熱電素子の製造において、エレメントの配置密度を高めることによって熱電性能を向上することができる熱電素子およびその製造方法を提供する。 - 特許庁

In a semiconductor laser element E2, a recess 1a is formed into a central portion of the backside of the n-GaAs substrate 1, and solder-extrusion-blocking barriers 12 are provided on the sides of the element in a solder layout region on a bonding surface.例文帳に追加

半導体レーザ素子Ｅ２において、ｎ−ＧａＡｓ基板１の裏面の中央部に凹部１ａが形成され、接合面におけるハンダ配置領域の素子側面側にハンダはみ出し防止用障壁部１２が設けられている。 - 特許庁

To avoid a situation where the layout area of a clamp circuit provided in the circuit of a semiconductor element and determining the DC level at a capacity coupled signal terminal is increased by a high resistance resistive element formed of polysilicon being employed therein.例文帳に追加

半導体素子の回路内に設けられ、容量結合された信号端子の直流レベルを定めるクランプ回路のレイアウト面積が、それに用いられるポリシリコン等で形成される高抵抗の抵抗素子により大きくなる。 - 特許庁

To provide a photoelectric converter for enclosing an optical element in a small space, by preventing inflow of more than needed to an optical element side of a sealing agent provided between a ferrule and a ferrule receiver, having a short wiring which connects an integrated circuit to the optical element, having a high flexibility of layout for other members arranged outside of the space, and is less likely have the element deteriorate.例文帳に追加

フェルールとフェルール受けの間に設けた封止剤の光素子側への必要以上の流入を防ぐことで、光素子を小さな空間に密閉可能であり、集積回路と光素子を接続する配線が短く、空間の外側に配された他の部材のレイアウトの自由度が高く、素子が劣化しにくい光電変換装置を提供することである。 - 特許庁

Designated cells in a layout forming column are selected as image regions by operation input such as a mouse click, positions of the image regions (lines and rows of the cells) are respectively stored, and each image region is stored with correspondence as a component element for the layout.例文帳に追加

マウスクリック等の操作入力によりレイアウト作成欄内にて指定されたセルを画像領域として選択し、該選択した各画像領域の位置（セルの行と列）をそれぞれ記憶し、各画像領域をレイアウトの構成要素として対応付けて記憶する歯科画像管理装置。 - 特許庁

To provide a DC brush motor drive semiconductor integrated circuit capable of restraining a cost increase by an increase in a chip area by reducing an area on an IC chip layout and capable of preventing erroneous circuit operation and element destruction while eliminating constraints on the chip layout.例文帳に追加

ＩＣチップのレイアウト上の面積を縮小することができ、チップ面積増加によるコストアップを抑えるとともに、チップレイアウト配置上の制約を無くしつつ、回路誤動作および素子破壊を防止することができるＤＣブラシモータ駆動半導体集積回路を提供する。 - 特許庁

The CMOS image sensor has a geometrical pixel layout configured of a photo detection element 22 consisting of two photodiodes Pd1, Pd2 and two turn-on transistors To, Te and of a conversion means 23 to allow a column line 24 to read an analog signal of a node Nd and a matrix-like two-dimensional layout is adopted for the elements.例文帳に追加

２個のフォトダイオードＰｄ１，Ｐｄ２と２個のターンオントランジスタＴｏ，Ｔｅからなる光検出素子２２と、ノードＮｄのアナログ信号をカラムライン２４に読み出すための変換手段２３との構成を幾何学的ピクセル配置として、この素子をマトリクス２次元配列にする。 - 特許庁

Object light is made incident in the horizontal direction from one side face, and reference light is made incident in the horizontal direction from the other side face, with respect to the base material 10 for the multi-layout holograms held at the frame 22, and thereby the element holograms 10a are formed on the base material 10 for the multi-layout holograms.例文帳に追加

枠体２２に保持された多面付ホログラム用基材１０に対して、一方の側面から物体光が水平方向に入射し、他方の側面から参照光が水平方向に入射して、多面付ホログラム用基材１０に要素ホログラム１０ａが形成される。 - 特許庁

A display image preparation part 13 prepares a display picture to be easily observed by processing an original image read out by an image input part by using a layout constitution element acquired by a layout analysis part 12 in accordance with an operator's instruction inputted from an operation data input part 15 and displays the picture on a display part 14.例文帳に追加

表示画像作成部１３は操作データ入力部１５からのオペレータ指示に従い、レイアウト解析部１２で取得したレイアウト構成要素を用いて、画像入力部で読み取った原画像を加工し、見易い表示画面を作成して、表示部１４に表示出力する。 - 特許庁

The layout setting part 334 generates, when the structured document file has an element structure containing a mixed content, definition data for converting the data to data described by an editing tag set which can express the element structure containing the mixed content.例文帳に追加

レイアウト設定部３３４は、構造化文書ファイルが混合内容を含む要素構造を有する場合、混合内容を含む要素構造を表現可能な編集用のタグセットで記述されたデータに変換するための定義データを生成する。 - 特許庁

The insulated isolation trench 13 for element forming regions 12a, 12b provided on an SOI substrate 11 is formed in a plane layout form having a shared side part CS shared by the adjacent element forming regions 12a, 12b.例文帳に追加

ＳＯＩ基板１１上に設けられた素子形成領域１２ａ、１２ｂのための絶縁分離トレンチ１３は、隣接した素子形成領域１２ａ、１２ｂ同士で共用される共有辺部ＣＳを有した平面レイアウト形状に形成される。 - 特許庁

To obtain the layout configuration of a sensor element part that does not require any alignment for the introduction path of a case in a pressure sensor where sensor element parts for detection pressure are arranged at a case with the introduction path where a pressure medium can be circulated.例文帳に追加

圧力媒体が流通可能な導入路を有するケースに、圧力検出用のセンサ素子部を配設してなる圧力センサにおいて、ケースの導入路に対する位置合わせを不要とするセンサ素子部の配置構成を提供する。 - 特許庁

Seat layout data which defines a seat attribute by a prescribed valued about each element of a seat matrix composed of a prescribed number of lines and a prescribed number of rows is made to be input in a client terminal device.例文帳に追加

所定数の列と所定数の行とからなる座席マトリックスの各要素について座席属性を所定値により定義した座席レイアウトデータを、クライアント端末装置に入力させる。 - 特許庁

To provide a display device which can easily be improved in the degree of freedom of layout of an organic EL element, various wires, various circuits, etc., and also has excellent display quality.例文帳に追加

有機ＥＬ素子や各種配線及び各種回路などのレイアウトの自由度を容易に向上できるとともに、表示品位の良好な表示装置を提供することを目的とする。 - 特許庁

Since it is possible to layout all circuit elements on the same circuit substrate as the light emitting element, modification of traffic signal of the traditional incandescent lamp can be simplified by saving the space.例文帳に追加

発光要素と同じ回路基板上に全回路要素を配置することができるので、省スペース化により伝統的な白熱電球の交通信号機の改造が簡単になる。 - 特許庁

To provide a semiconductor device operating at high speed and having a resistive element for showing superior behavior with small variation in resistance, regardless of layout of SMT film, and to provide its production process.例文帳に追加

ＳＭＴ膜のレイアウトに関わらず、抵抗値のバラツキが小さく良好な特性を示す抵抗素子を有し、高速に動作可能な半導体装置及びその製造方法を提供する。 - 特許庁

To provide a printed board which can approximate the load falling on each power unit of a polyphase DC/DC converter to each another, while giving flexibility to the layout related to arrangement of each element.例文帳に追加

各素子の配置に係るレイアウトに柔軟性を持たせつつ、多相型ＤＣ／ＤＣコンバータの各電源ユニットにかかる負荷を近似させることができるプリント基板を提供する。 - 特許庁

As its countermeasure, there is a remedy method for preparing an element for a trunk in the block 104, but a high speed operation therein cannot be guaranteed due to a change of the layout in the block.例文帳に追加

そのための対策として、マクロブロック１０４内に中継用素子を用意する対策法もあるが、マクロブロック内のレイアウト変更により内部の高速動作が保証できなくなる。 - 特許庁

To reduce power consumption and layout area of a booster circuit by preventing the degradation in the efficiency of electric charge transfer and controlling P well potential of a switching element having triple well structure.例文帳に追加

電荷転送効率の低下を抑制し、トリプルウエル構造を持つスイッチング素子のＰウエル電位を制御することで、低消費電力化とレイアウト面積削減とを可能とする。 - 特許庁

Layout data is stored to define a reverse hierarchical structure wherein lower cell data (or basic element data) have parent cell information representing upper cell data directly referring thereto.例文帳に追加

下位のセルデータ（あるいは基本要素データ）が直接参照されるより上位のセルデータを示す親セル情報を有することにより逆階層構造を規定すべくレイアウトデータを保存している。 - 特許庁

To simulate circuit characteristics using the variation by calculating variation depending on the arrangement position of an element or the like by using the layout position information of a semiconductor integrated circuit.例文帳に追加

半導体集積回路のレイアウト位置情報を用いて素子などの配置位置に依存した変動量を算出し、この変動量を用いた回路特性のシミュレーションを行う。 - 特許庁

A boundary of a second wire side in the first semiconductor element area is set thereby without taking a layout rule of a connection portion between the second wire and the fist gate electrode into consideration.例文帳に追加

これにより、第２配線と第１ゲート電極との接続部分のレイアウトルールを考慮することなく、第１半導体素子領域における第２配線側の境界を設定できる。 - 特許庁

To provide a semiconductor integrated circuit device which is advantageous to layout, and allows high operation speed by incorporating a transistor element with variable body potential at a proper place, and to provide a sense amplifier in a memory.例文帳に追加

適所にボディー電位が可変するトランジスタ素子を組み込み、レイアウトに有利で動作高速化が図れる半導体集積回路装置及びメモリにおけるセンスアンプを提供する。 - 特許庁

To provide a driving method of, for example, an active matrix-type image display device by an organic electroluminescence element, so as to correct variation in characteristics of a driving transistor due to the layout of a pixel circuit.例文帳に追加

本発明は、例えば有機ＥＬ素子によるアクティブマトリックス型の画像表示装置に適用して、画素回路のレイアウトによる駆動トランジスタの特性のばらつきを補正する。 - 特許庁