「layout element」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

To shorten a time for extracting the parasitic value of a parasitic element from layout data, while keeping a certain degree of accuracy.例文帳に追加

ある程度の精度を保ちながらレイアウトデータから寄生素子の寄生値を抽出する時間を短縮することを可能とする。 - 特許庁

To provide an electrostatic discharge protection element that is excellent in both anti-ESD protection performance and latch-up resistance performance, and small in layout area.例文帳に追加

耐ＥＳＤ保護性能及び耐ラッチアップ性能の双方が優れ、レイアウト面積が小さい静電気放電保護素子を提供する。 - 特許庁

The interface provides information regarding the location of at least one gridline; the layout for the list element data is based on the location.例文帳に追加

インターフェースは、少なくとも１つのグリッドライン位置に関する情報を提供し、リスト要素データのレイアウトはその位置に基づく。 - 特許庁

To provide a method for carrying out simulation in an actual element configuration by creating a netlist reflecting a layout pattern of elements.例文帳に追加

素子のレイアウトパターンを反映したネットリストを作成することで実際の素子構成でシミュレーションを行う方法を提供する。 - 特許庁

To provide a pattern layout method capable of providing an electrode pattern to be a desired electric element quantity with a little labor and time.例文帳に追加

所望の電気要素量となる電極パターンを少ない労力と時間で得ることができるパターンレイアウト方法を提供する。 - 特許庁

A document analysis part 33 analyzes a document to be printed and tentatively performs page division by performing layout of a document element of which the content data are acquired from the reference destination with tentative size and performing layout of a document element of which drawing size of the contents data is known with its size.例文帳に追加

文書解析部３３が印刷対象文書を解析し、内容データを参照先から取得すべき文書要素は仮のサイズで、内容データの描画サイズが分かっている文書要素はそのサイズでレイアウトし、暫定的にページ分割を行う。 - 特許庁

The layout verification device for semiconductor integrated circuit comprises a layout extraction part which extracts a pattern related to elements and wiring formed on each layer from layout data of a semiconductor integrated circuit; and a layout verification part which verifies each directional distance of the element and wiring pattern extracted for each layer by the layout extraction part based on a design standard of the semiconductor circuit.例文帳に追加

半導体集積回路のレイアウト検証装置は、半導体集積回路のレイアウトデータからレイヤ毎に形成される素子及び配線に関わる図形を抽出するレイアウト抽出部と、前記レイアウト抽出部によりレイヤ毎に抽出された素子及び配線の図形の方向毎の距離を、前記半導体集積回路の設計基準に基づいて検証するレイアウト検証部と、を具備する。 - 特許庁

To provide an electrostatic discharge protection element that is excellent in both of ESD resistance protection performance and latch-up resistance performance, and small in layout area.例文帳に追加

耐ＥＳＤ保護性能及び耐ラッチアップ性能の双方が優れ、レイアウト面積が小さい静電気放電保護素子を提供する。 - 特許庁

To provide a capacitive element effective for circuit design and layout design by reducing the deterioration of performance at a high frequency.例文帳に追加

本発明は、高周波での性能劣化が小さく、且つ回路設計とレイアウト設計に有効な容量性素子の提供を目的とする。 - 特許庁

To provide a nonvolatile semiconductor memory device having a resistance element in which a plurality of resistance values are obtained in a predetermined layout area.例文帳に追加

所定のレイアウト面積内において複数の抵抗値が得られる抵抗素子を有する不揮発性半導体記憶装置を提供する。 - 特許庁

To provide a high-reliability semiconductor device including a capacitive element mixedly mountable with high-layout-density wiring, and a method of manufacturing the same.例文帳に追加

高信頼性でかつ高レイアウト密度配線と混載可能な容量素子を備えた半導体装置及びその製造方法を提供する。 - 特許庁

To install information storage medium on a main substrate without affecting layout of each circuit element embedded on the main substrate.例文帳に追加

基板本体に実装される各種回路部品のレイアウトに影響を及ぼすことなく基板本体に情報記憶媒体を取り付ける。 - 特許庁

To provide a semiconductor device assuring high resistance with a small area, with less limitation on layout when forming a resistive element.例文帳に追加

抵抗素子を形成するときのレイアウト的な制限が少なく、小面積で高抵抗を確保できる半導体装置を提供する。 - 特許庁

The pseudo element setting portion 12 inputs the circuit diagram to the layout data, and sets the pseudo elements respectively corresponding to the pseudo patterns.例文帳に追加

擬似素子配置部１２は、レイアウトデータに対する回路図を入力し、前記擬似パターンのそれぞれに対応する擬似素子を配置する。 - 特許庁

Thereby, for the object layout, the result of parasitic element extraction can be obtained with high accuracy for the worst or best-case simulation.例文帳に追加

これにより、対象レイアウトについて、ワースト又はベストケースシミュレーションのための寄生素子抽出結果を高精度に得ることができる。 - 特許庁

A circuit element group inside the target circuit is disposed on the layout area of the target circuit, and residual circuit elements except the FFs of the circuit element group inside the monitor path are disposed.例文帳に追加

そして、対象回路のレイアウト領域上に、対象回路内の回路素子群を配置するとともに、モニタパス内の回路素子群のＦＦを除く残余の回路素子を配置する。 - 特許庁

A regulating member having a recessed portion is provided, and fixed to the attached element with an attaching member in a layout wherein the recessed portion faces in a outer peripheral direction of a narrow width side in a bottom surface shape of the attached element.例文帳に追加

次に凹部を有した規制部材を設け、被装着体の底面形状での幅の狭い辺の外周方向に凹部が向く配置で取付け部材と共に被装着体に固定する。 - 特許庁

The method also includes re-selecting respective elements among the elements of which are automatically laid out on the chart, deciding whether the selected chart element is the user-placed chart element, and making layout of the user-placed chart elements on the chart according to the user specified layout when the selected chart element is the user-placed chart element.例文帳に追加

本方法はさらに、図表中の自動的にレイアウトされた要素の中から、要素それぞれを選択し直すこと、選択されている図表要素がユーザ配置図表要素であるかどうか判定すること、および選択されている図表要素がユーザ配置図表要素である場合は、ユーザ指定レイアウトに従って図表中にユーザ配置図表要素をレイアウトすることを含む。 - 特許庁

Basic design for castle construction is called nawabari (castle plan; general term for the layout of a castle and its component structures) or keishi and the most important element is arrangement of Kuruwa (walls of a castle). 例文帳に追加

築城に際しての基本設計を縄張（なわばり）あるいは径始・経始（けいし）といい、その中心は曲輪の配置にあった。 - Wikipedia日英京都関連文書対訳コーパス

To provide a test pattern generating apparatus capable of generating test patterns appropriate to combinations of a plurality of failure models and layout element information.例文帳に追加

複数の故障モデル及びレイアウト要素情報の組合わせに対して適切なテストパターンを作成可能なテストパターン作成装置を提供する。 - 特許庁

To provide a semiconductor device and a method for manufacturing it wherein a layout area of a semiconductor element which requires a high resistance is reduced.例文帳に追加

高抵抗値を必要とする半導体素子のレイアウト面積を低減することができる半導体装置およびその製造方法を提供する。 - 特許庁

To provide an electrostatic-discharge protection element wherein the area of its layout is reduced, and the concentration of its current can be suppressed, and further, the variation of its resistances is made small.例文帳に追加

レイアウト面積が小さく、電流の集中を抑制でき、抵抗値のばらつきが少ない静電気放電保護素子を提供する。 - 特許庁

In the semiconductor integrated circuit layout pattern verification method for collating a net list 1 with a net list 2 including a parasitic element extracted from a layout pattern, a net list 3 is prepared by removing the parasitic element from the net list 2 and the net list 1 is collated with the net list 3 to judge whether the layout pattern is prepared on the basis of the net list 1 or not.例文帳に追加

ネットリスト１とレイアウトパターンより抽出された寄生素子を含むネットリスト２とを照合する半導体集積回路のレイアウトパターン検証方法において、前記ネットリスト２から寄生素子を取り除いたネットリスト３を作成し、前記ネットリスト１と前記ネットリスト３を照合することにより、レイアウトパターンが前記ネットリスト１通りに作成されているかを判定する。 - 特許庁

This work space management device managing the work space for arranging and displaying an information element expressing a resource in a predetermined area is provided with a layout changing means changing a layout of the display area and a display element inputting means inputting the display element displayed inside the display area.例文帳に追加

所定の表示領域にリソースを表現する情報要素が配置されて表示されるワークスペースを管理するワークスペース管理装置であって、前記表示領域のレイアウトを変更するレイアウト変更手段と、前記表示領域に表示させる表示要素を入力する表示要素入力手段とを有することにより上記課題を解決する。 - 特許庁

When a tape width corresponding to layout data does not match a tape width set by a user (width of a tape printed), a control section alters arrangement of each element (character string, or the like) of the layout data in accordance with the set tape width.例文帳に追加

制御部は、レイアウトデータが対応するテープ幅と、ユーザによって設定されたテープ幅（印刷しようとするテープの幅）とが一致しない場合に、設定されたテープ幅に合わせてレイアウトデータの各要素（文字列等）の配置を変更する。 - 特許庁

To provide a semiconductor integrated circuit which can improve layout efficiency and prevent the degradation of element characteristics in a layout pattern in which a function circuit group of a semiconductor integrated circuit extends in one direction.例文帳に追加

半導体集積回路装置の機能回路群をチップ上の１方向に展開するレイアウトパターンにおいて、レイアウト効率を高めると共に、素子特性の悪化を防止することができる半導体集積回路装置を提供すること。 - 特許庁

To provide an irreversible circuit element of one kind that a relation between an input and an output is inverted under the same terminal layout on a mounted board and to provide a communication unit using the irreversible circuit element.例文帳に追加

１種類の非可逆回路素子を用いて、実装基板上の同じ端子レイアウトで、入力と出力の関係を反転できるようにした非可逆回路素子およびそれを用いた通信装置を得る。 - 特許庁

To provide a semiconductor device that improves relative precision of a resistive element by reducing arrangement region area of the resistive element used for an analog circuit, and to provide a method of designing a layout of the semiconductor device.例文帳に追加

アナログ回路に利用される抵抗素子の配置領域面積を低減し、抵抗素子の相対精度を向上させる半導体装置及び半導体装置のレイアウト設計方法を提供する。 - 特許庁

To exclusively drive a couple of LEDs and make larger a degree of freedom in layout of each configuration element while controlling reduction in operation characteristic as much as possible on the occasion of configurating the element with a gate array or the like.例文帳に追加

２つのＬＥＤを排他的に駆動できる上に、ゲートアレイなどで構成する場合に、動作特性の低下をできるだけ抑制しつつ、各構成要素の配置の自由度を大きくする。 - 特許庁

If there is a complex type table element, its field name is secured, and child table elements are arranged in the height direction in the field region to make layout.例文帳に追加

まず、複合型の表要素があれば、そのフィールド名を確保し、そのフィールド領域内に、子の表要素を高さ方向に配置してレイアウトする。 - 特許庁

At first, a resist film by a line/space pattern of a vertical direction for layout of element separation is formed on an insulating film 1 to perform first etching.例文帳に追加

絶縁膜１１に対して、まず素子分離のレイアウトに対して縦方向のライン／スペースパターンによるレジスト膜を形成し第１のエッチングを行う。 - 特許庁

To provide a voltage converter that can reduce the circuit area by incorporating a protection circuit to a switching element where high-speed switching is a requirement so as to solve a problem of the layout of the protection circuit.例文帳に追加

高速スイッチングが要求されるスイッチング素子に保護回路を内蔵することで、保護回路の配置の問題を無くし、回路面積を縮小化する。 - 特許庁

To provide a photoelectric conversion apparatus reduced in dispersion of charge mixed in an adjacent photoelectric conversion element (pixel) while keeping the degree of freedom of planar layout.例文帳に追加

平面レイアウトの自由度を維持しつつ、隣接する光電変換素子（画素）へ混入する電荷のばらつきが低減された光電変換装置を提供する。 - 特許庁

To provide a driver structure for reducing the number of wires without requiring large layout space in an imaging apparatus provided with an imaging element.例文帳に追加

撮像素子を具備する撮像装置において、多くのレイアウトスペースを必要とせず、配線本数も少なくすることができるドライバ構成を提供する。 - 特許庁

The extraction setting part 1 sets the extraction range reference 41 including a layout-changed portion as a parasitic element extraction target range 100.例文帳に追加

抽出範囲設定部１は、レイアウトの変更箇所を含む抽出範囲基準４１を寄生素子の抽出対象範囲１００として設定する。 - 特許庁

This invention provides a layout for an electroluminescent display 10 including a packaged semiconductor light emitting element 12 having a luminescent display side 16.例文帳に追加

この発明は、発光ディスプレイ側１６を有するパッケージされた半導体発光素子１２を含むエレクトロルミネセンスディスプレイ１０のための配置を提供する。 - 特許庁

To provide a layout data saving method and the like that are structured to relatively easily check overall influences of a change or the like in a figure defined by basic element data.例文帳に追加

基本要素データが規定する図形の変更等の全体に与える影響を比較的簡単にチェック可能な構造のレイアウトデータの保存方法等を得る。 - 特許庁

To provide an organic electroluminescence element driving circuit in which an application of a reverse bias is realized while hardly increasing power consumption and layout space.例文帳に追加

消費電力の増加やレイアウトスペースの増大をほとんど伴わずに逆バイアスの印加を実現できる有機エレクトロルミネッセンス素子駆動回路を実現する。 - 特許庁

The target includes a plurality of target elements and element orientation information for representing the physical layout of the target elements in the DPS output.例文帳に追加

このターゲットは、複数のターゲット要素と、ＤＰＳ出力におけるターゲット要素の物理的レイアウトを表現する要素オリエンテーション情報とを含む。 - 特許庁

To improve the incidence efficiency of light to a photoelectric conversion element without degrading the degree of freedom in wiring layout even if copper is used for a wiring layer.例文帳に追加

配線層に銅を用いた場合にも、配線レイアウトの自由度を低下させることなく、光電変換素子への光の入射効率を向上させる。 - 特許庁

To provide a semiconductor device in which the layout design freedom of a wiring layer connected to a high resistor element is improved, related to the design of the semiconductor device.例文帳に追加

半導体装置の設計において、高抵抗素子に接続される配線層のレイアウト設計の自由度が向上した半導体装置を提供する。 - 特許庁

To provide a diode having a structure capable of reducing the effect of the layout of a core section having a high threading dislocation density and increasing an element area.例文帳に追加

高い貫通転位密度を有するコア部の配置の影響を低減することができ素子面積を大きくできる構造のダイオードを提供する。 - 特許庁

To provide a fluid feeding pipe network control system which simplifies the preparation of pipe network model layout and analysis data supply to a pipe network element.例文帳に追加

管網モデルレイアウトの作成と管網エレメントに対する解析用データの付与が簡単化された流体供給管網管理システムを提供する。 - 特許庁

The net list includes electric characteristics of junction or well incorporated in a wafer, information about connection of a circuit including a parasitic element and effects due to the layout.例文帳に追加

このネットリストは、ウェハに作り込まれた接合やウェル等の電気的特性、寄生素子を含む回路接続情報、レイアウトによる影響を含む。 - 特許庁

To form a transistor using element isolation technique such as STI, current characteristics of the transistor being superior and characteristic variance depending upon its layout being suppressed.例文帳に追加

ＳＴＩなどの素子分離技術を用いたトランジスタにおいて、トランジスタの電流特性に優れ、かつレイアウトに起因する特性ばらつきを抑制する。 - 特許庁