「logics」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

This method is constituted so that failure spot candidates in a circuit assembly constituted of a cell for achieving a plurality of fundamental logics are specified from layout information (ST5, ST6), and that the failure spot candidates are narrowed by using logic information relative to the failure spot candidates specified from the layout information (ST7-ST9).例文帳に追加

複数の基本的論理を実現するセルにて構成された回路集合体内の故障箇所候補をレイアウト情報から特定し（ＳＴ５，ＳＴ６）、前記レイアウト情報から特定された故障箇所候補に対して論理情報を用いて故障箇所候補を絞り込む（ＳＴ７〜ＳＴ９）ように構成する。 - 特許庁

The correction logics 100, 102, and 104 include a circuit for receiving an analog input signal from a previous stage, a circuit for receiving a digital input signal from a previous stage, a converting circuit for quantizing the analog input signal, and a correcting circuit for generating a correction signal having a value corresponding to the digital input signal.例文帳に追加

補正論理１００，１０２，１０４は、直前の段からアナログ入力信号を受ける回路と、直前の段からデジタル入力信号受けるための回路と、アナログ入力信号を量子化する変換回路と、デジタル入力信号に応じた値を持つ補正信号を生成する補正回路とを含む。 - 特許庁

This charging and discharging protective circuit for the secondary battery comprises a number of partial switches 15 [1:n] which are parallel with a load switch LS or with the charging and discharging terminal, and an overvoltage detector 10 which closes all of the partial switches using control logics 11, 12, 13, 17, 18 and opens the switches later one by one.例文帳に追加

保護回路は、負荷スイッチＬＳと並列であるか充放電端子と並列であるかのどちらかである多数の部分スイッチ１５［１：ｎ］と、過電圧の場合には制御論理１１、１２、１３、１７、１８によってすべての部分スイッチを閉じ、その後１つずつ部分スイッチを開く過電圧検出器１０とを含む。 - 特許庁

A semiconductor IC comprises at least three series of logic circuits (71, 72, 73, 74, 75, 76), which have the same configuration and are supplied with a common input signal, and a majority circuit (77) which decides, as an output logic, a logic which is largest in number among the output logics of the logic circuits.例文帳に追加

互いに同一構成とされ、且つ、共通の入力信号が与えられる３系列以上の論理回路（７１，７２、７３，７４、７５，７６）と、上記３系列以上の論理回路の出力論理のうち、もっとも多い論理を出力論理として決定する多数決回路（７７）とを含んで半導体集積回路を形成する。 - 特許庁

The system also includes an electric processing circuit 4 in which the processing logics (4, 5 and 6) have low noise and whose amplified and filtered signal of a wide dynamic range is generated, an A/D converter (5) for converting the output into the digital signal, and a computer (6) for generating the feedback signal enabling the alignment by processing the digital signal in accordance with alignment algorism.例文帳に追加

処理ロジック(4,5,6)は低ノイズで広ダイナミックレンジの増幅されフィルタリングされた信号を生成する電気処理回路(4)、その出力をディジタル信号に変換するA／D変換器(5)、及び該ディジタル信号を位置合わせアルゴリズムに従い処理して位置合わせを可能にするフィードバック信号を生成するコンピュータ(6)を含む。 - 特許庁

A composite block in which the logics of a combinational circuit and a non-combinational circuit coexist is analyzed, and the logic of the non- combinational circuit is extracted (S102), and the extracted non-combinational circuit is replaced with the cell of an RTL library prepared in advance whose logic is the same as that of the extracted non-combinational circuit (S106).例文帳に追加

組み合わせ回路と非組み合わせ回路の論理が混在する複合ブロックを解析し、非組み合わせ回路の論理を抽出し（Ｓ１０２）、予め準備されているＲＴＬライブラリのセルであって抽出された非組み合わせ回路と論理が同一であるセルによって、抽出された非組み合わせ回路を置き換える（Ｓ１０６）。 - 特許庁

After the logics of the storage nodes are determined, the latch circuit can keep the state of the memory even when the source voltage of the level conversion circuit varies to some extent, and therefore the output voltage on the negative side can increasingly be reduced by reducing the level of the source voltage on the side of high electric potential without obstruction the transmission of the logic.例文帳に追加

ラッチ回路は、記憶ノードの論理が決定された後は、レベル変換回路の電源電圧がある程度変化されたとしても、その記憶状態を維持することができるため、論理伝搬に支障を来すこと無く、高電位側電源電圧のレベルを下げることによって負側の出力電圧をさらに低下させることができる。 - 特許庁

At this time, the CPU is made to perform the ATO operation in an idle time after the same CPU has performed the ATC operation: functions and control logics of the ATC operation and the ATO operation are made to be independent; and the ATC operation is made not to refer the result of the ATO operation.例文帳に追加

この際、ＣＰＵがＡＴＣ処理を実行した後の空き時間にＡＴＯ処理を同じＣＰＵに実行させ、ＡＴＣ処理とＡＴＯ処理との機能および制御論理を独立させ、ＡＴＣ処理で用いる変数とＡＴＯ処理で用いる変数とを独立にし、ＡＴＣ処理で前記ＡＴＯ処理の処理結果を参照しない構成とした。 - 特許庁

The control system includes a logic module board 1 provided with the FPGA 2 for logics containing logic; a transmission module 4 for transmitting a logic status signal c, representing a logic status in a state of deriving a logic output signal b from a logic input signal a by the FPGA 2 for logic; and a logic monitoring device 6 for displaying the logic state signal transmitted from the transmission module 4 for monitoring the signal.例文帳に追加

制御システムは、ロジックが実装されたロジック用ＦＰＧＡ２を備えたロジックモジュール基板１と、ロジック用ＦＰＧＡ２がロジック入力信号ａからロジック出力信号ｂを導き出す途中段階のロジック状態を表わすロジック状態信号ｃを伝送する伝送モジュール４と、伝送モジュール４から伝送されたロジック状態信号を監視するために表示するロジック監視装置６と、を有する。 - 特許庁

In this semiconductor device having the motor driver circuit 13 driven by a first power supply Vcc and the logic circuit 12 driven by a second power supply Vreg, logics of control signals GP1 to GP4 and GN1 to GN4 relative to the motor driver circuit 13 are forcedly determined by a buffer circuit 15a during a period when the voltage of the second power supply Vreg is not stable.例文帳に追加

本発明に係る半導体装置では、第１電源Ｖ_ccで駆動するモータドライバ回路１３と第２電源Ｖ_regで駆動するロジック回路１２とを有する半導体装置において、第２電源Ｖ_regの電圧値が安定しない期間にはモータドライバ回路１３に対する制御信号ＧＰ１〜ＧＰ４及びＧＮ１〜ＧＮ４の論理をバッファ回路１５ａによって強制的に確定させる構成としている。 - 特許庁