「memory control block」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Memory control 305 is a block having a function for selecting control data for memory control and arithmetic interpolation.例文帳に追加

メモリ制御３０５は、メモリ制御３０５及び補間演算用の制御データを選択する機能を有するブロックである。 - 特許庁

BOOT BLOCK FLASH MEMORY CONTROL CIRCUIT, IC MEMORY CARD PROVIDED WITH IT, SEMICONDUCTOR STORAGE DEVICE, AND BOOT BLOCK FLASH MEMORY DELETING METHOD例文帳に追加

ブートブロックフラッシュメモリ制御回路、およびそれを備えたＩＣメモリカードと半導体記憶装置、並びにブートブロックフラッシュメモリの消去方法 - 特許庁

The process control block 1 stores the generated new road information into a new information memory block 4.例文帳に追加

処理制御部１は、生成した新規道路情報を新規情報記憶部４に記憶する。 - 特許庁

Data required for a line memory control block 302 and an arithmetic interpolation block 303 are selected from the addresses of the respective memory areas and provided by the memory control block 305 on the basis of the specified magnification.例文帳に追加

ラインメモリ制御ブロック３０２と補間演算ブロック３０３に必要なデータは、指定された倍率に基づいてメモリ制御ブロック３０５により、それぞれのメモリ領域のアドレスから選択して提供される。 - 特許庁

A refresh control circuit periodically executes the refresh operation of the memory blocks excluding a memory block corresponding to the inhibiting block information.例文帳に追加

リフレッシュ制御回路は、禁止ブロック情報に対応するメモリブロックを除くメモリブロックのリフレッシュ動作を周期的に実行する。 - 特許庁

When a control circuit 11 detects an access to the regular memory block shown by the relief information, the circuit switches the access to the regular memory block to an access to a corresponding spare memory block, and when the circuit detects occurrence of an erasure error, the circuit performs control for adding relief information which associates the memory block related to the error with the spare memory block.例文帳に追加

制御回路（１１）は、救済情報で示される正規のメモリブロックへのアクセスを検出すると正規メモリブロックアクセスを対応予備メモリブロックアクセスに切り換え、消去エラーの発生を検出したときは当該エラーに係るメモリブロックを予備のメモリブロックに対応付ける救済情報を追加する。 - 特許庁

FIXED LENGTH MEMORY BLOCK MANAGEMENT APPARATUS AND CONTROL METHOD THEREOF例文帳に追加

固定長メモリブロック管理装置及び固定長メモリブロック管理装置の制御方法 - 特許庁

This signal processor is equipped with a trace control block 170 controlling an arbitration block A150 which arbitrates the right to use an internal memory A160 of a memory access block B130 and an arbitration block B180 which performs arbitration for storing the memory access history of the memory access block B130 in an internal memory B190 different from the internal memory A160 having accessed the memory access block B130.例文帳に追加

メモリアクセスブロックＢ１３０の内蔵メモリＡ１６０に対する使用権を調停する調停ブロックＡ１５０と、メモリアクセスブロックＢ１３０のアクセスを実行した内蔵メモリＡ１６０とは別の内蔵メモリＢ１９０にメモリアクセスブロックＢ１３０のメモリアクセス履歴を格納するための調停を行う調停ブロックＢ１８０と制御を行うトレース制御ブロック１７０とを備える。 - 特許庁

For instance, a memory startup control block CTRL1 is provided between a memory block MEM1 invariant in access latency represented by an SRAM or the like and an arithmetic block IP1.例文帳に追加

例えば、ＳＲＡＭなどに代表されるアクセスレイテンシ不変のメモリブロックＭＥＭ１と演算ブロックＩＰ１との間にメモリ起動制御ブロックＣＴＲＬ１を設ける。 - 特許庁

A control signal MBPRG is inputted to individual block decoder constituting a block decoder section 37 of an ACT type flash memory.例文帳に追加

ＡＣＴ型フラッシュメモリのブロックデコーダ部３７を構成する個々のブロックデコーダに制御信号MBPRGを入力する。 - 特許庁

According to the acquired maximum value, a memory size of a control block for managing the parameter is determined, and the operating system is configured using the control block of the determined memory size.例文帳に追加

取得した最大値に応じてパラメータを管理するコントロールブロックのメモリサイズを決定し、決定したメモリサイズのコントロールブロックを利用してオペレーティングシステムを構築する。 - 特許庁

A requester 1-10 to 1-1 m publish memory access request against a request control block 1-00.例文帳に追加

リクエスタ1-10〜1-1mは、リクエスト制御ブロック1-00に対してメモリアクセスリクエストを発行する。 - 特許庁

A memory system includes a control block 1100 and a plurality of memories 1102 to 1108.例文帳に追加

メモリシステムは、制御ブロック１１００と、複数のメモリ１１０２〜１１０８とを含む。 - 特許庁

Thereby, a control line and a driving circuit required for controlling the program memory cell block 30 can be shared with the regular memory cell block 21.例文帳に追加

これにより、プログラムメモリセルブロック３０を制御するために必要な制御線や駆動回路を正規メモリセルブロック２１と共有することができる。 - 特許庁

The control circuit can control refresh-operation independently respectively for a plurality of memory blocks, and controls so that one side of memory cell block and the other side memory block perform refresh-operation with different timing.例文帳に追加

制御回路は、複数のメモリブロックに対してそれぞれ独立にリフレッシュ動作を制御することができ、一のメモリセルブロックと他の一のメモリセルブロックとを異なるタイミングでリフレッシュ動作するように制御する。 - 特許庁

Meanwhile, when no target block data is stored in the cache memory, the cache control circuit reads the target block data from a DRAM.例文帳に追加

一方、キャッシュメモリに目的のブロックデータが格納されていない場合には、ＤＲＡＭから目的のブロックデータを読み込む。 - 特許庁

The command control section 120 accesses the memory block 131 in response to the access signal 122 and acquires specified information corresponding to the command from the memory block 131.例文帳に追加

コマンド制御部１２０は、このアクセス信号１２２でもってメモリブロック１３１をアクセスし、メモリブロック１３１からコマンドに応じた特定の情報を取得する。 - 特許庁

Thereby, a large-block flash memory can be used by using a control method of a small-block flash memory and data storage efficiency can be enhanced.例文帳に追加

これにより、小ブロックフラッシュメモリの制御方式を用いて大ブロックフラッシュメモリを使用することができてデータ貯蔵効率を高めることができる。 - 特許庁

A trace control block 170 is provided and traces a needed access history from a memory access block to a specific region of a memory according to the setting from a microcomputer 110.例文帳に追加

トレース制御ブロック１７０を設け、マイクロコンピュータ１１０からの設定により必要なメモリアクセスブロックからのアクセス履歴をメモリの特定領域にトレースする。 - 特許庁

Thereby, a large-block flash memory can be used by using a control method of a small-block flash memory and data storage efficiency can be enhanced.例文帳に追加

これにより、小ブロックフラッシュメモリの制御方式を用いて大ブロックフラッシュメモリを使用することができてデータ貯蔵効率を高めることができる。 - 特許庁

Also, the redundant control circuit invalidates a memory cell column corresponding to a defective memory cell column in the other memory block, and validates a redundant memory cell column instead of these memory cell columns.例文帳に追加

また、冗長制御回路は、その他のメモリブロックにおいて、不良メモリセル列に対応するメモリセル列を無効にし、これ等メモリセル列の代わりに冗長メモリセル列を有効にする。 - 特許庁

A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.例文帳に追加

タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁

The image memory 103 comprises a plurality of memory blocks each provided with a memory block control means 101.例文帳に追加

画像メモリ１０３は、複数のメモリブロックによって構成され、それらのメモリブロック毎にメモリ制御を行なうメモリブロック制御手段１０１を備える。 - 特許庁

The memory controller performs control such that a data block and the error correction code are written in parallel with the plurality of memory chips.例文帳に追加

メモリコントローラは、データブロック及び誤り訂正符号が複数のメモリチップに並列して書き込まれるように制御する。 - 特許庁

A memory block evacuation control part 14 stores contents of the memory block #1 selected by the memory management part 16 into a storage device 12 by a block size amount, and stores allocated virtual memory address information into the storage device 12 as management information.例文帳に追加

メモリブロック退避制御部１４は、メモリ管理部１６で選択されたメモリブロック＃１の内容をブロックサイズ分、ストレージデバイス１２に格納するとともに、管理情報として、割り当てられていた仮想メモリアドレス情報をストレージデバイス１２に格納する。 - 特許庁

A semiconductor memory includes a sense amplifier block sa, a pair of memory cell block mc0, mc1, a pair of word driver block wd1-0, wd1-1, a pair of decoder block dec1-0, dec1-1, and a control circuit block cnt101.例文帳に追加

半導体記憶装置は，センスアンプブロックｓａ，一対のメモリセルブロックｍｃ０，ｍｃ１，一対のワードドライバブロックｗｄ１−０，ｗｄ１−１，一対のデコーダブロックｄｅｃ１−０，ｄｅｃ１−１，および制御回路ブロックｃｎｔ１０１を含む。 - 特許庁

By means of a memory control block 43 the USB memory 4 stores into a memory 44 data inputted from the computer proper 1 through the USB terminal 41 and the USB interface control block 42, and reads data stored in the memory 44 and outputs the data into the computer body 1 through the USB interface control block 42 and the USB terminal 41.例文帳に追加

メモリ制御部４３で、ＵＳＢ端子４１およびＵＳＢインタフェース制御部４２を介してコンピュータ本体１から入力したデータをメモリ４４に格納し、メモリ４４に格納されたデータを読み出してＵＳＢインタフェース制御部４２およびＵＳＢ端子４１を介してコンピュータ本体１に出力する。 - 特許庁

A flash sequencer block 12 as a second control block controls data exchange operation between the buffer 9 and the flash memory 2.例文帳に追加

第２の制御ブロックとしてのフラッシュシーケンサブロック１２は、バッファ９とフラッシュメモリ２との間のデータ交換動作を制御する。 - 特許庁

Gradation data are written in each memory block by a write address control part 310 at the same time.例文帳に追加

各メモリブロックには、書込みアドレス制御部３１０によって階調データが同時に書き込まれる。 - 特許庁

Before data writing for one memory block in the plurality of memory blocks is completed, the control circuit starts the data writing for a memory block different from the one block and, thereby, includes a control logic 400 which permits parallel processing of the writing operation.例文帳に追加

上記制御回路は、上記複数のメモリブロックにおける一つのメモリブロックに対するデータ書込みが完了する前にそれとは別のメモリブロックに対するデータ書込みを開始することによって、書込み動作の並列処理を可能とする制御ロジック（４００）を含む。 - 特許庁

In a block B control circuit 210, retrieval in the memory array B is started two cycle after the start of retrieval in the memory array A.例文帳に追加

ブロックＢ制御回路２１０は、メモリアレイＡでの検索を開始してから、２サイクル後に、メモリアレイＢでの検索を開始させる。 - 特許庁

A redundant control circuit invalidates the defective memory cell column corresponding to a defective address stored in the redundant memory circuit in a memory block including the defective memory cell column, and validates a redundant memory cell column.例文帳に追加

冗長制御回路は、不良メモリセル列を含むメモリブロックにおいて、冗長記憶回路に記憶された不良アドレスに対応する不良メモリセル列を無効にし、冗長メモリセル列を有効にする。 - 特許庁

The control circuit block of the memory device is constituted so as to include an address control circuit including an address transition detecting means.例文帳に追加

メモリ装置の制御回路ブロックは、アドレス遷移検出手段を含むアドレス制御回路を含んで構成される。 - 特許庁

The nonvolatile semiconductor memory unit comprises a cell array and control block including many voltage control circuits.例文帳に追加

本発明の不揮発性半導体メモリ装置は、セルアレイ、および多数の電圧制御回路を含む電圧制御ブロックを備える。 - 特許庁

An external memory BIST 21, which tests a nonvolatile semiconductor memory which is an external memory, is provided with a bad block address management table having a function which monitors block addresses, stores bad block addresses and perform test control in a test of nonvolatile semiconductor memory 4.例文帳に追加

外部メモリである不揮発性半導体メモリをテストする外部メモリＢＩＳＴ２１には、不揮発性半導体メモリ４のテストにおいて、ブロックアドレスの監視、バッドブロックアドレスの格納、ならびにテスト制御などの機能を有するバッドブロックアドレス管理テーブルが設けられている。 - 特許庁

This disk device includes a control part including a nonvolatile memory whose rewriting frequency is restricted, a disk and a memory management table for managing the correspondence relation between the logical address (LBA: Logical Block Address) of the nonvolatile memory with a physical address.例文帳に追加

本発明は、書き換え回数に制限のある不揮発メモリ、ディスク、及び不揮発メモリの論理アドレス（LBA：Logical Block Address）と物理アドレスとの対応関係を管理するメモリ管理テーブルを含む制御部を有する。 - 特許庁

To provide a control method for a defective block by which a defective block is easily controlled and to provide a semiconductor memory.例文帳に追加

本発明は、不良ブロックの管理が容易な不良ブロック管理方法及び半導体記憶装置を提供することを目的とする。 - 特許庁

In the encoded data memory storage control apparatus, an encoding means (e.g. an encoding circuit 18) encodes image data inputted to a memory in scanning order in prescribed block unit.例文帳に追加

符号化手段（例えば符号化回路１８）は、メモリに走査順に入力された画像データを所定のブロック単位で符号化する。 - 特許庁

To control a defective block for one self in a non-volatile semiconductor memory in which a memory cell being not operable is permitted to exist.例文帳に追加

動作しないメモリセルの存在が許容される不揮発性半導体記憶装置に関し、不良ブロックを自ら管理することにある。 - 特許庁

The memory control means 4 reads the video signal from the frame memory 2 on the basis of the address information of the macro block in the unit of the macro blocks.例文帳に追加

メモリ制御手段４は、マクロブロックのアドレス情報に基づいてフレームメモリ２からマクロブロック単位に映像信号を読み出す。 - 特許庁

Then, the control circuit executes verification for the first memory cell of the first block and, if the verification is passed, reads data stored in the first memory cell of the first block and data stored in the second memory cell of the second block.例文帳に追加

その後、制御回路は、第１のブロックの第１のメモリセルに対してベリファイを実行し、ベリファイをパスした場合には、第１のブロックの第１のメモリセルに記憶されたデータ、および、第２のブロックの第２のメモリセルに記憶されたデータを読み出す。 - 特許庁

A memory cell group block constituted of cross points is controlled by means of laterally divided two work line control blocks, vertically divided two bit line control blocks, and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

The memory cell group block of the cross point constitution is controlled by divided right and left word line control blocks and divided upper and lower bit line control blocks and a switch group block.例文帳に追加

クロスポイント構成のメモリセル群ブロックを左右２個分けたワード線制御ブロックと上下２個に分けたビット線制御ブロックとスイッチ群ブロックによって制御する。 - 特許庁

The data processing unit includes compression means 71-74 for compressing data of an input job block by block; a memory 6 for preserving the data compressed block by block at each block; and a control means 7 for setting a data block size compressed block by block by the compression means in accordance with each data attribute.例文帳に追加

入力されたジョブのデータをブロック毎に圧縮する圧縮手段７１〜７４と、前記ブロック毎に圧縮されたデータを、前記ブロック毎に保存するメモリ６と、前記圧縮手段によりブロック毎に圧縮されるデータの前記ブロックのサイズを、データの属性に応じて設定する制御手段７と、を備えている。 - 特許庁

To provide a memory controller with which reliability of diagnosis for detecting failure of a flash memory and a defective block can be improved and to provide a flash memory system having the memory controller and a control method for the flash memory.例文帳に追加

フラッシュメモリの不具合や不良ブロックを検出する診断の信頼性を向上させることができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁