「memory control block」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

THREE-LEVEL NONVOLATILE SEMICONDUCTOR MEMORY DEVICE WITH VOLTAGE CONTROL BLOCK SHARED BY LOWER BIT LINE AND UPPER BIT LINE例文帳に追加

下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置 - 特許庁

Then, a debugging control part 2 sets up an inner block grasped by the memory I/F part 1 and accessing the external memory 8 at the time of the occurrence of a trouble and the address area of the inner block from the memory I/F part 1 in the register 4 based on the instruction.例文帳に追加

すると、デバッグ制御部２は、この命令により、メモリＩ／Ｆ部１からメモリＩ／Ｆ部１が把握している、不具合発生時に外部メモリ８をアクセスしている内部ブロックと、そのアドレス領域とをレジスタ４に設定する。 - 特許庁

Next, when the power supply from the main power source is resumed, the memory control means transfers the controlling data to the RAM from the second memory block 70 to execute 'data restoration processing', and erases the data of the first memory block 60.例文帳に追加

次に主電源からの電力供給が再開されたときに、メモリ制御手段は、第２メモリブロック７０からＲＡＭに制御用データを転送して「データ復旧処理」を実行すると共に、第１メモリブロック６０のデータを消去する。 - 特許庁

In a block (BLK), a plurality of first memory cells (DR) and a plurality of second memory cells (RDR) for storing control data are disposed in rows and columns.例文帳に追加

ブロック（ＢＬＫ）は、行及び列に複数の第１のメモリセル（ＤＲ）と制御データを記憶する複数の第２のメモリセル（ＲＤＲ）が配置されている。 - 特許庁

A block B activation control circuit 207 stops retrieval operation in the memory array B in accordance with voltage of the match line MLA after the retrieval of the memory array A.例文帳に追加

ブロックＢ活性化制御回路２０７は、メモリアレイＡの検索後のマッチラインＭＬＡの電圧に応じて、メモリアレイＢでの検索動作を中止させる。 - 特許庁

The memory startup control block CTRL1 interprets an address signal ADDR11 and an instruction signal CMD11 input from the arithmetic block IP1, and when a readout instruction is issued successively two times or more for a same memory address, stops a memory starting signal CLK12 to the memory block MEM1.例文帳に追加

メモリ起動制御ブロックＣＴＲＬ１は、演算ブロックＩＰ１から入力されるアドレス信号ＡＤＤＲ１１と命令信号ＣＭＤ１１を解釈し、同一メモリアドレスに対して２回以上連続して読み出し命令が発行された場合には、メモリブロックＭＥＭ１に対するメモリ起動信号ＣＬＫ１２を停止する。 - 特許庁

The control part 45 accesses the backup block area, when the address pair is erased from the volatile memory 44a, to read the head address of the backup block and the head address of the defective block stored in the backup block, generates an address pair of the head address of the backup block and the head address of the defective block, and stores the generated address pair in the volatile memory 44a.例文帳に追加

制御部４５は、揮発性メモリ４４ａからアドレス対が消失している場合、予備ブロック領域へアクセスし、予備ブロックの先頭アドレスと当該予備ブロックに記憶されている不良ブロックの先頭アドレスを読み出し、予備ブロックの先頭アドレスと不良ブロックの先頭アドレスのアドレス対を生成し、生成したアドレス対を揮発性メモリ４４ａに記憶する。 - 特許庁

The device includes: a nonvolatile memory 44b including a data block area and a backup block area; a volatile memory 44a which stores an address pair constituted by associating the head address of a defective block with the head address of a backup block to be alternated for the defective block; and a control part 45 which accesses the backup block alternated for the defective block by referring the address pair.例文帳に追加

データブロック領域と予備ブロック領域とを備える不揮発性メモリ４４ｂと、不良ブロックの先頭アドレスと当該不良ブロックを代替する予備ブロックの先頭アドレスとを対応させて構成されるアドレス対を記憶する揮発性メモリ４４ａと、アドレス対を参照することによって不良ブロックに代替された予備ブロックにアクセスする制御部４５と、を備える。 - 特許庁

A redundancy control circuit includes a plurality of latch circuits equipped with the function of prestoring a defective memory block in a nonvolatile manner and the function of storing the defective memory block based on an external signal.例文帳に追加

冗長制御回路は、予め不良のメモリブロックを不揮発的に記憶する機能および外部信号に基づいて不良のメモリブロックを記憶する機能を備えた複数のラッチ回路を有する。 - 特許庁

Each of the plurality of first programmable delay circuits (40) has the output to give an output signal (45) which is supplied to a block control circuit of one memory block of the plurality of memory blocks (17, 18).例文帳に追加

第１の複数のプログラマブル遅延回路（４０）の各々は、複数のメモリ・ブロック（１７，１８）のうちの１つのメモリ・ブロックのブロック制御回路に供給する出力信号（４５）を与える出力を有する。 - 特許庁

To provide a flash memory control device that can inherit existing firmware resources without any modifications to an interface with firmware connected to the flash memory control device even when the internal block and page configurations of flash memory are changed with a memory capacity expansion.例文帳に追加

メモリ容量拡大に伴うフラッシュメモリ内部のブロック構成やページ構成変更時にも、フラッシュメモリ制御装置と接続するファームウェアとのインターフェースを変更せず、既存ファームウェア資源を継承可能なフラッシュメモリ制御装置を提供する。 - 特許庁

The disclosed memory device includes a temperature sensing block for sensing temperature in an internal circuit and outputting a temperature sensing signal, a current control block for receiving the temperature sensing signal and generating a pulse control signal, and a write driver block for supplying a program pulse of which level and width are corrected in response to the pulse control signal to a memory cell.例文帳に追加

開示されたメモリ装置は、内部回路の温度を感知して温度感知信号を出力する温度感知ブロックと、温度感知信号を受信してパルス制御信号を生成する電流制御ブロックと、パルス制御信号に応答してレベル及び幅が補正されたプログラムパルスをメモリセルに供給するライトドライバーブロックを含む。 - 特許庁

Being provided with the plotting processing block fixing part 7 and the plotting block processing part 8 by block independently of each other, this device can execute memory control in reading by block and plotting processing by block.例文帳に追加

描画コマンドにより描画される画素を含むブロックを確定する描画処理ブロック確定部７と、処理ブロック確部７より指定されたブロックとメモリ４との読み書きを制御するメモリ制御手段４と、ブロック単位に描画処理を行う、描画ブロック処理部８を有する。 - 特許庁

That is, when an erasure control signal indicates the first erasure mode, erasure of data is performed with a memory block unit.例文帳に追加

すなわち、消去制御信号が第１消去モードを示すとき、データの消去は、メモリブロック単位で実行される。 - 特許庁

To realize a block interleave circuit not employing a memory so as to eliminate the need for any complicated control even at a high data speed.例文帳に追加

メモリを用いないブロックインターリーブ回路を実現し、データ速度が高速な場合でも複雑な制御を必要としない。 - 特許庁

To provide an operation method of a nonvolatile semiconductor memory device that can reduce a block size without increasing a control part.例文帳に追加

制御部を増加せずにブロックサイズを小さくできる不揮発性半導体記憶装置の動作方法を提供する。 - 特許庁

A memory access control circuit 4 determines a memory block accessed from the CPU 1 and a memory block accessed from the RTD 3, and, if the blocks are different, permits the simultaneous access by the CPU 1 and the RTD 3 to the RAM 2.例文帳に追加

メモリアクセス制御回路４は、ＣＰＵ１からアクセスされたメモリブロックとＲＴＤ３からアクセスされたメモリブロックを判定し、これらが異なるブロックである場合は、ＲＡＭ２に対するＣＰＵ１およびＲＴＤ３による同時アクセスを許可する。 - 特許庁

A flash memory (R) has control data-storing blocks A, B for storing the control data, and a CPU decides the control data-storing block storing the control data from the control data-storing blocks A, B.例文帳に追加

フラッシュメモリ（登録商標）は、制御データを記憶するための制御データ記憶用ブロックＡ，Ｂを有し、ＣＰＵが、制御データ記憶用ブロックＡ，Ｂの中から制御データを記憶する制御データ記憶用ブロックを判定する。 - 特許庁

A control circuit executes writing of the same data simultaneously for a first memory cell connected to a first bit line of the first block and a second memory cell connected to the first bit line of the second block.例文帳に追加

制御回路は、第１のブロックの第１のビット線に接続された第１のメモリセル、および、第２のブロックの第１のビット線に接続された第２のメモリセルに対して、同時に同じデータの書き込み動作を実行する。 - 特許庁

In a method of real time rendering of the volume data, first resolution of each block is determined by LOD (level of detail) control; and when a block with the first resolution does not exist in a main memory, a block with second lower resolution is prepared as a backup block.例文帳に追加

ボリュームデータの実時間レンダリング方法において、LOD制御によって各ブロックの第１の解像度を決定すると共に、第１の解像度のブロックが主メモリに存在しない場合に、より低い第２の解像度のブロックをバックアップブロックとして用意する。 - 特許庁

The memory controller is provided with an access control means controlling access to the flash memory and a signal output means outputting a writing data signal for diagnosing the operation of the flash memory or the quality of the block to a data bus of the flash memory.例文帳に追加

フラッシュメモリに対するアクセスを制御するアクセス制御手段と、フラッシュメモリのデータバスに、フラッシュメモリの動作若しくはブロックの良否を診断するための書込みデータ信号を出力する信号出力手段を備える。 - 特許庁

To obtain a data memory medium having a data structure called disc control block(DCB) for recording management and control information for data memory media adaptable to future necessities.例文帳に追加

将来の必要性に適応することが可能なデータ記憶媒体用の管理及び制御情報を記録するためのディスク制御ブロック(DCB)と呼ばれるデータ構造(108,110,200,300)を有するデータ記憶媒体(100)を提供すること。 - 特許庁

However, a read control of each memory block is performed for individual sub-fields by a display address control part 330, and the memory blocks not involved in the sub-field is set to a read inhibition state.例文帳に追加

但し、各メモリブロックの読出し制御は、表示アドレス制御部３３０によって、サブフィールド毎に個別に実行され、該サブフィールドに関連しないメモリブロックは読出し禁止状態に設定される。 - 特許庁

The three-level nonvolatile semiconductor memory device with a voltage control block shared by lower bit lines and upper bit lines is disclosed.例文帳に追加

下部ビット線と上部ビット線が電圧制御ブロックを共有する３−レベル不揮発性半導体メモリ装置を開示する。 - 特許庁

According to such a structure, the exclusive occupied state of the block in the shared memory can be known by the access to the exclusive access control buffer.例文帳に追加

これにより、排他制御バッファへアクセスすることで共有メモリ内のブロックの排他的占有状態を知ることができる。 - 特許庁

A logic circuit block 11 and a memory circuit block 12 are provided to a semiconductor chip 10, and a timing control circuit block 13 controlling the transmission timing of signals is provided to an interconnect line between the circuit blocks 11 and 12.例文帳に追加

半導体チップ１０には、論理回路ブロック１１とメモリ回路ブロック１２とが形成され、これら回路ブロック間の配線には、信号の伝播タイミングを調整するタイミング調整回路ブロック１３が設けられている。 - 特許庁

A data block 23 received through a communication control section 12 is managed on a management table 24 in a RAM memory by a received data control section 21 and an analysis data control section 22 in a spool section 14.例文帳に追加

通信制御部１２を通して受信したデータブロック２３をスプール部１４内の受信データ制御部２１と解析データ制御部２２でＲＡＭメモリの管理テーブル２４上に管理する。 - 特許庁

Control signals and address signals are given to these local control circuits, and in each of the local control circuits, an operation specified to a corresponding memory block is executed at the selection.例文帳に追加

これらのローカル制御回路に対して制御信号およびアドレス信号を与え、ローカル制御回路個々において、選択時、対応のメモリブロックに対して指定された動作を実行する。 - 特許庁

A control circuit performs erasing operation on a selected cell unit in a selected memory block for discharging electric charge accumulated in a first memory transistor, and is not allowed to perform erasing operation on an unselected cell unit in the selected memory block.例文帳に追加

制御回路は、選択メモリブロック内の選択セルユニットに対して第１メモリトランジスタに蓄積された電荷を放出する消去動作を実行する一方、選択メモリブロック内の非選択セルユニットに対して消去動作を禁止するように構成されている。 - 特許庁

Each block ease flag is a flag holding whether the memory block corresponding thereto is in an erasable or writable state and a boot block erase control circuit 12 allows the block including the boot area of the single-chip microcomputer 1 to be erased only when the memory blocks which does not include the boot area are all in the erase state.例文帳に追加

ブロック消去フラグは、それに対応するメモリブロックが消去状態であるか書き込み状態であるかを保持するフラグであり、シングルチップマイコン１のブート領域を含まないメモリブロックがすべて消去状態であるときにのみブート領域を含むブロックの消去を許可するブートブロック消去制御回路１２を備える。 - 特許庁

The semiconductor storage device further comprises a column control circuit C which is connected with one end of the bit line of the memory block 2 and drives selectively the bit lines BL, and a row control circuit R which is connected with one end of the word line of the memory block 2 and drives selectively the word lines WL.例文帳に追加

メモリブロック２のビット線ＢＬの一端が接続され、ビット線ＢＬを選択駆動するカラム系制御回路Ｃと、メモリブロック２のワード線ＷＬの一端が接続され、ワード線ＷＬを選択駆動するロウ系制御回路Ｒとを備える。 - 特許庁

The image processor is constituted of a storage part 1, a block code control part 2, a block extension part 3, a compression part 4, a memory 5 and an editing part 6, the image processor reads block image data at a position where editing is desired, extends the block image data by the extension part 3 to perform predetermined editing.例文帳に追加

記憶部１、ブロック符号制御部２、ブロック伸長部３、圧縮部４、メモリ５、編集部６から構成された画像処理装置であって、編集したい位置のブロック画像デ−タを読み出し、伸張部３により伸長し、所定の編集を行う。 - 特許庁

In this case, the memory control & selector 103 selects an image block for next compression at the time of the completion of processing at each compression/decompression circuit, based on processing load of each image block.例文帳に追加

この際に、メモリ管理＆セレクタ１０３は、各圧縮伸張回路の処理完了時において、各画像ブロックの処理負荷に基づいて次の圧縮対象の画像ブロックを選択する。 - 特許庁

A memory control section 13 sequentially writes data received by the Ethernet controller 15 to the block 0, 1 and 2 of a RAM 3.例文帳に追加

一方、メモリ制御部１３は、イーサーネットコントローラ１５で受信されたデータを、ＲＡＭ３のブロック０、１、２に対して順に書き込む。 - 特許庁

The directory management node carries out mapping of the directories to a directory virtual memory device so that the other block device control arrangements 2 can read or write.例文帳に追加

ディレクトリ管理ノードは、他のブロックデバイス制御装置２がリード又はライトできるようにディレクトリをディレクトリ仮想記憶デバイスにマップする。 - 特許庁

A system control part 11 refers to the memory management table 40, stores the divided and compressed image data of each block in the memory region registered in the memory management table, and registers image storage information indicating which block of the image data is stored in which memory region in an image management table 50.例文帳に追加

システム制御部１１は、分割され圧縮された各ブロックの画像データを、メモリ管理テーブル４０を参照してこれに登録されているメモリ領域に格納すると共に、どのメモリ領域に、どのブロックの画像データを格納したかを示す画像格納情報を画像管理テーブル５０に登録する。 - 特許庁

A bus control block 10-6 refers to the selected configuration to control the bus 11 in transferring data between the memory 15 or the device 13 and a graphics device 12.例文帳に追加

バス制御ブロック10-6はメインメモリ15またはI/O装置13とグラフィックス装置12との間でデータを転送する時に、AGP/PCIバス11を制御するために選択されたコンフィグを参照する。 - 特許庁

To provide a semiconductor storage device and its control method which enable realization of approval or rejection control in access operation for each block of a memory cell array with compact circuitry.例文帳に追加

メモリセルアレイのブロック毎にアクセス動作の許否制御をコンパクトな回路構成で実現することができる半導体記憶装置及びその制御方法を提供すること - 特許庁

The control circuit 15 specifies, upon reception of a control signal indicating a read instruction, a block including the data of a designated address, and outputs data as read data in the work memory 13 to the I/O buffer 11 if the number of the block matches the block number stored in the block number register 18.例文帳に追加

制御回路１５は、読出し指示を示す制御信号を受けて、指定アドレスのデータを含むブロックを特定し、そのブロックのブロック番号とブロック番号レジスタ１８に格納されているブロック番号とが一致していれば、ワークメモリ１３内のデータを読出しデータとし、入出力バッファ１１に出力させる。 - 特許庁

A semiconductor memory is provided with a memory cell array A 140, a block selector group A 145, a memory cell array B 150, a block selector group B 155, boosting circuits 120A, 120B, lines 130A, 130B to be boosted, and a boosting control circuit 110 controlling the boosting circuits 120A, 120B.例文帳に追加

本発明の半導体記憶装置は、メモリセルアレイＡ１４０と、ブロックセレクタ群Ａ１４５と、メモリセルアレイＢ１５０と、ブロックセレクタ群Ｂ１５５と、昇圧回路１２０Ａ、１２０Ｂと、被昇圧ライン１３０Ａ、１３０Ｂと、昇圧回路１２０Ａ、１２０Ｂを制御する昇圧制御回路１１０と、を備えている。 - 特許庁

A memory control unit 33 divides the image stored in an image memory 17 into block units determined by a matrix selection 31, and the relative position between adjacent blocks is displaced so that the inclination of the image can be corrected for rearranging each block on the image memory 17.例文帳に追加

メモリ制御部３３は、画像メモリ１７に格納された画像をマトリックス選択部３１の決定したブロック単位に分割すると共に、画像の傾きが補正されるように隣り合うブロック同士の相対位置をずらしながら各ブロックを画像メモリ１７上に再配置する。 - 特許庁

A word line control circuit selects any one of the plurality of memory blocks according to the internal address signal, and also activates any one of the plurality of word lines in the selected memory block.例文帳に追加

ワード線制御回路は、内部アドレス信号に応じて、複数のメモリブロックのいずれかを選択するとともに、選択したメモリブロックにおける複数のワード線のいずれかを活性化させる。 - 特許庁

A video decoder 10 is provided with a memory update control means 19 that stops updating of a prediction frame memory when a macro block(MB) during decoding is a skipped MB consecutively for two frames.例文帳に追加

復号化中のマクロブロック（ＭＢ）が２フレーム連続してスキップドＭＢの時には予測フレームメモリの更新を停止させるメモリ更新制御手段１９を、ビデオ復号器１０に設ける。 - 特許庁

To provide a remapping control method for flash memory and a structure for flash memory therefor, with which the states of a block and a unit can be recorded and processed while minimizing the number of times of partial recording.例文帳に追加

部分記録回数を最小化しつつ、ブロック及びユニットの状態を記録かつ処理できるフラッシュメモリの再写像制御方法及びこれによるフラッシュメモリの構造を提供する。 - 特許庁

By a power supply control part 2, a control signal ST is activated with respect to an applicable circuit block prior to the power off of the applicable circuit block made into the standby state or the power off of a whole chip, and an arithmetic result processing data is retreated to a memory part 4 by the circuit block.例文帳に追加

電源制御部２は、待機状態にする該当回路ブロックの電源オフまたはチップ全体の電源オフに先だって該当回路ブロックに対して制御信号ＳＴを活性化し、その回路ブロックがデータを処理した演算結果をメモリ部４に退避させる。 - 特許庁