「memory latency」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

LATENCY CONTROL CIRCUIT AND CONTROL METHOD, AND SYNCHRONOUS SEMICONDUCTOR MEMORY PROVIDED WITH THE LATENCY CONTROL CIRCUIT例文帳に追加

レイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置 - 特許庁

To make latency between a memory controller and a memory small and to make a circuit scale of the memory controller small.例文帳に追加

メモリコントローラとメモリ間でのレイテンシを小さくし、メモリコントローラの回路規模も小さくする。 - 特許庁

MEMORY CONTROL USING MEMORY STATE INFORMATION TO SHORTEN ACCESS LATENCY TIME例文帳に追加

アクセス待ち時間を減少するためにメモリ状態情報を使用するメモリ制御 - 特許庁

MEMORY SYSTEM HAVING IMPROVED ADDITIVE LATENCY AND CONTROL METHOD例文帳に追加

改善されたアディティブレイテンシを有したメモリシステム及び制御方法 - 特許庁

SYNCHRONOUS FLASH MEMORY HAVING ZERO LATENCY FUNCTION AND ZERO BUS TURNAROUND FUNCTION例文帳に追加

ゼロレイテンシ機能、ゼロバスターンアラウンド機能を有するシンクロナスフラッシュメモリ - 特許庁

To provide a memory shuffling device which performs memory shuffling with less latency.例文帳に追加

より少ないレイテンシでメモリシャッフルすることのできるメモリシャッフル装置を提供すること。 - 特許庁

To provide memory control and access traffic control for shortening memory access latency time.例文帳に追加

メモリ・アクセス待ち時間を減少するためのメモリ制御とアクセス・トラフィック制御を提供する。 - 特許庁

This optimizes for bandwidth instead of latency by spreading out pages and memory accesses to those pages across multiple nodes. 例文帳に追加

このポリシーでは、遅延ではなく、帯域が最適化される。 - JM

To improve efficiency of access to a memory device having latency.例文帳に追加

レイテンシを有するメモリ装置に対するアクセスの効率を向上する。 - 特許庁

To reduce access latency to a cache tag memory and to reduce latency required for the transaction processing of a computer system.例文帳に追加

キャッシュタグメモリに対するアクセスレイテンシを軽減し、コンピュータシステムのトランザクション処理に要するレイテンシの削減を図る。 - 特許庁

To resolve the problem that processing an efficiency is lowered due to the existence of an operation latency and a memory latency in pipeline processing of pixel data.例文帳に追加

ピクセルデータのパイプライン処理において、演算レイテンシやメモリレイテンシがあるために処理効率が落ちる。 - 特許庁

To provide a synchronous semiconductor memory device with improved latency control.例文帳に追加

レイテンシ制御が改善された同期式半導体メモリ装置を提供する。 - 特許庁

The semiconductor device has a memory cell array, an output buffer that receives data from the memory cell array and outputs the data received from the memory cell array in response to a latency signal, and a latency circuit that generates the latency signal in response to CAS latency and a read-out signal.例文帳に追加

メモリセルアレイ、メモリセルアレイからデータを受信し、レイテンシ信号に応答してメモリセルアレイから受信されたデータを出力する出力バッファ及びＣＡＳレイテンシと読出し信号に応答してレイテンシ信号を発生させるレイテンシ回路を備える半導体メモリ装置である。 - 特許庁

To reduce influence of memory latency generated from access to a main memory by a cache miss of a load instruction.例文帳に追加

ロード命令のキャッシュミスによるメインメモリへのアクセスから発生するメモリレイテンシの影響を軽減する。 - 特許庁

To suppress lowering in performance of memory access by suppressing generation of page miss penalty of a memory module with long latency.例文帳に追加

レイテンシが大きいメモリモジュールのページミスペナルティの発生を抑止し、メモリアクセスの性能低下を抑える。 - 特許庁

To reduce a latency time i.e. a memory readout time and to efficiently use a memory.例文帳に追加

待ち時間つまりメモリの読み出し時間を短くする事及びメモリの効率的な使用を課題とする。 - 特許庁

To uniformize a system read latency of a memory device for the purpose of reducing complexity of a memory controller.例文帳に追加

モリコントローラの複雑さを低減する目的でメモリデバイスのシステム読出し待ち時間を均一化する。 - 特許庁

The memory access latency is shortened by use of information of a cache copy tag and snooping.例文帳に追加

スヌープとキャッシュコピータグの情報を使ってメモリアクセスレイテンシの短縮を図る。 - 特許庁

To disclose a semiconductor memory device and a latency signal generating method thereof.例文帳に追加

半導体メモリ装置及びその装置のレイテンシ信号発生方法を開示する。 - 特許庁

To execute a vector load instruction in a speculative manner and conceal memory access latency.例文帳に追加

ベクトルロード命令を投機的に実行して、メモリアクセスのレイテンシを隠蔽すること。 - 特許庁

To monitor a FIFO memory arranged between a memory bus and a memory controller for securing latency within a predetermined time.例文帳に追加

メモリバスとメモリコントローラとの間に設けられるＦＩＦＯメモリをモニタして所定時間以内のレイテンシを保証できるようにする。 - 特許庁

To provide a method and a device for reducing a memory latency in a software application.例文帳に追加

ソフトウェアアプリケーションのメモリ待ち時間を低減する方法及び装置を提供する。 - 特許庁

Further, the memory device 300 does not require any clock latency during a write operation.例文帳に追加

さらに、シンクロナスメモリ３００は、書き込み処理の間にクロックレイテンシを必要としない。 - 特許庁

SEMICONDUCTOR MEMORY DEVICE HAVING LATENCY CIRCUIT AND METHOD FOR CONTROLLING DATA OUTPUT THEREFROM例文帳に追加

レイテンシ回路を備える半導体メモリ装置及びそのデータ出力制御方法 - 特許庁

To optimize the latency of a memory by executing inverse Fourier transformation in a pipeline structure using a random access memory(RAM).例文帳に追加

ランダム・アクセス・メモリを使用するパイプライン構造で逆フーリエ変換を実行し、メモリのレイテンシを最適化する。 - 特許庁

To provide a semiconductor memory device which sets the latency in the inside with an appropriate timing.例文帳に追加

適切なタイミングで内部でレイテンシを設定する半導体記憶装置を提供する。 - 特許庁

COUNTER CIRCUIT, LATENCY COUNTER AND SEMICONDUCTOR MEMORY DEVICE WITH THE SAME, AND, DATA PROCESSING SYSTEM例文帳に追加

カウンタ回路、レイテンシカウンタ及びこれを備える半導体記憶装置、並びに、データ処理システム - 特許庁

Another design feature of the memory stimulated a programming style called Minimum Latency Coding, ... 例文帳に追加

メモリ設計の別の特性が最短待合せコーディングと呼ばれるプログラミング・スタイルを刺激し、... - コンピューター用語辞典

To realize efficient memory access without degrading the performance of a latency sensitive master.例文帳に追加

レイテンシセンシティブなマスタのパフォーマンスを低下させることなく効率の良いメモリアクセスを実現する。 - 特許庁

Further, a low latency-desired packet is also stored on low latency memory 510 and 530 without going via the delay part 506 or 526 and therefore is not delayed.例文帳に追加

低遅延希望パケットは、さらに、遅延部５０６、５２６を通らず低遅延用メモリ５１０、５３０にも書き込まれるため遅延が加わらない。 - 特許庁

To provide a latency circuit which can perform a high frequency operation, and a control method therefor, and a synchronous semiconductor memory provided with the latency control circuit.例文帳に追加

高周波動作を可能とするレイテンシ制御回路及び制御方法並びにこれを備える同期式半導体メモリ装置を提供する。 - 特許庁

To provide a memory arbitration circuit and a memory arbitration method for further shortening the latency of one bus master.例文帳に追加

一方のバスマスタのレイテンシをより短くすることができるメモリ調停回路及びメモリ調停方法を提供する。 - 特許庁

To provide a synchronous semiconductor memory in which programming of an RAS(row address strobe) latency is not required, and setting of a delay time for latency is not necessitated.例文帳に追加

ＲＡＳレイテンシのプログラミングが要求されず、レイテンシ毎に遅延時間を設計する必要が無い同期式半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor memory device having a latency circuit and method for controlling data output from the device.例文帳に追加

レイテンシ回路を備える半導体メモリ装置及びそのデータ出力制御方法を提供する。 - 特許庁

To provide a multi-processor system for reducing the latency of a memory access as a whole system.例文帳に追加

システム全体として、メモリアクセスのレイテンシを小さくすることのできるマルチプロセッサシステムを提供する。 - 特許庁

SEMICONDUCTOR STORAGE DEVICE AND READ LATENCY ADJUSTMENT METHOD THEREFOR, MEMORY SYSTEM, AND SEMICONDUCTOR DEVICE例文帳に追加

半導体記憶装置及びそのリード待ち時間調整方法、メモリシステム、並びに半導体装置 - 特許庁

To provide a memory control device, a memory control system, a recording device and a memory control method, allowing improvement of latency when accessing a dynamic RAM.例文帳に追加

ダイナミックＲＡＭにアクセスする際のレイテンシーを改善することができるメモリー制御装置、メモリー制御システム、記録装置及びメモリー制御方法を提供する。 - 特許庁

To provide a memory system for securing fixed latency for data write-in processing from a host device to a flash memory.例文帳に追加

ホスト装置からフラッシュメモリへのデータ書き込み処理に対して一定のレイテンシを保証することが可能なメモリシステムを提供する。 - 特許庁

To increase the bus bandwidth and the read latency of a memory device and to reduce the number of access to the memory device.例文帳に追加

メモリ装置のバスバンド幅を向上させるとともに、リードレイテンシを向上させ、かつメモリ装置へのアクセス回数を抑えること。 - 特許庁

In a high speed memory subsystem, differences in each memory device's minimum device read latency and differences in signal propagation time between the memory device and a memory controller results in widely varying system read latencies.例文帳に追加

高速メモリサブシステムにおいて、各メモリデバイスの最小デバイスリードレイテンシーの差と、メモリデバイスとメモリコントローラとの間の信号伝搬時間の差があるため、システムリードレイテンシーが大幅に変化する。 - 特許庁

To provide a multi-core system for reducing the memory cost of the whole system by reducing overall latency.例文帳に追加

全体的なレイテンシを小さくし、かつシステム全体のメモリコストを削減することのできるマルチコアシステムを得る。 - 特許庁

To provide a cache controller for improving latency caused by access to a remote memory.例文帳に追加

リモートメモリに対するアクセスで生じるレイテンシを改善することができるキャッシュ制御装置を提供する。 - 特許庁

To provide a semiconductor memory in which increment of circuit area is suppressed, and operation of which CAS latency is 1 and operation of which CAS latency is 2 or more are compatible.例文帳に追加

回路面積の増大を抑制し、ＣＡＳレイテンシが１の動作とＣＡＳレイテンシが２以上の動作とを両立させることが可能な半導体記憶装置を提供する。 - 特許庁

To provide memory access instruction vectorization that combines two or more memory access instructions into a single memory access instruction to increase memory bandwidth, which boosts performance of computing devices that have long memory access latency.例文帳に追加

メモリアクセス命令のベクトル化は、メモリのバンド幅を増やすことを目的として、２つ又はそれ以上のメモリアクセス命令を１つのシングルメモリアクセス命令に結合し、長いメモリアクセス待ち時間を持つコンピュータデバイスの性能を高める。 - 特許庁

To provide a memory system capable of suppressing latency with respect to a read command to the same degree as an NOR type flash memory while using an inexpensive NAND-type flash memory.例文帳に追加

安価なＮＡＮＤ型フラッシュメモリを使用しつつも、読み出し命令に対するレイテンシをＮＯＲ型フラッシュメモリと同程度に抑制することが可能なメモリシステムを得る。 - 特許庁