「multiplying circuit」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

DIVIDING METHOD, DIVIDING CIRCUIT AND MULTIPLYING AND DIVIDING CIRCUIT例文帳に追加

除算方法，除算回路，乗除算回路 - 特許庁

The multiplying circuit 5 performs a prescribed multiplication by use of a multiplying circuit and an adding circuit.例文帳に追加

乗算回路５は、乗算回路および加算回路を用いて所定の乗算を行う。 - 特許庁

MULTIPHASE-CLOCK PROCESSING CIRCUIT, AND CLOCK-FREQUENCY MULTIPLYING CIRCUIT例文帳に追加

多相クロック処理回路およびクロック逓倍回路 - 特許庁

MOS MULTIPLYING CIRCUIT AND FREQUENCY MIXER CIRCUIT例文帳に追加

ＭＯＳ乗算回路および周波数ミキサ回路 - 特許庁

MULTILAYER CLOCK GENERATOR CIRCUIT AND CLOCK-MULTIPLYING CIRCUIT例文帳に追加

多相クロック生成回路およびクロック逓倍回路 - 特許庁

ANALOG MULTIPLYING CIRCUIT AND VARIABLE GAIN AMPLIFIER CIRCUIT例文帳に追加

アナログ乗算回路および可変利得増幅回路 - 特許庁

VARIABLE MULTIPLICATION RATIO PLL FREQUENCY MULTIPLYING CIRCUIT例文帳に追加

可変逓倍比ＰＬＬ周波数逓倍回路 - 特許庁

VARIABLE GAIN TYPE DIFFERENTIAL AMPLIFYING CIRCUIT, AND MULTIPLYING CIRCUIT例文帳に追加

可変利得型差動増幅回路および乗算回路 - 特許庁

FREQUENCY MULTIPLYING CIRCUIT AND FREQUENCY-VOLTAGE CONVERSION CIRCUIT例文帳に追加

周波数逓倍回路及び周波数−電圧変換回路 - 特許庁

FREQUENCY MULTIPLYING CIRCUIT AND TRANSMITTER-RECEIVER例文帳に追加

周波数逓倍回路および送受信装置 - 特許庁

GALOIS FIELD MULTIPLYING CIRCUIT AND GALOIS FIELD INVERSE ELEMENT ARITHMETIC CIRCUIT例文帳に追加

ガロア体乗算回路およびガロア体逆元演算回路 - 特許庁

DATA EXTRACTING CIRCUIT AND DATA MULTIPLYING FORMAT CONVERTING CIRCUIT例文帳に追加

データ抽出回路及びデータ多重化形式変換回路 - 特許庁

FREQUENCY MULTIPLIER CIRCUIT AND FREQUENCY MULTIPLYING METHOD例文帳に追加

周波数逓倍回路および周波数逓倍方法 - 特許庁

SAMPLE AND HOLD CIRCUIT, AND MULTIPLYING D/A CONVERTER例文帳に追加

サンプルホールド回路およびマルチプライングＤ／Ａコンバータ - 特許庁

DELAYED PHASE-LOCKED LOOP CIRCUIT, CLOCK SYNTHESIZING CIRCUIT, CLOCK MULTIPLYING CIRCUIT AND COMMUNICATION APPARATUS例文帳に追加

遅延型位相同期回路、クロック合成回路、クロック逓倍回路及び通信機器 - 特許庁

CIRCUIT AND DEVICE FOR LIGHT WAVELENGTH SEPARATION AND LIGHT WAVELENGTH MULTIPLYING CIRCUIT例文帳に追加

光波長分離回路及び波長分離装置，光波長多重回路 - 特許庁

MULTIPLYING OSCILLATION CIRCUIT, AND WIRELESS DEVICE IN WHICH THE SAME IS INSTALLED例文帳に追加

逓倍発振回路及びこれを搭載した無線装置 - 特許庁

To actualize an FIR filter which has no multiplying circuit.例文帳に追加

乗算回路を持たないＦＩＲフィルタを実現する。 - 特許庁

FREQUENCY MULTIPLYING CIRCUIT AND RADIO COMMUNICATION EQUIPMENT USING IT例文帳に追加

周波数逓倍回路及びそれ用いた無線通信装置 - 特許庁

The connection interface device the photomultiplier tube includes a photoelectron multiplying module and a circuit board.例文帳に追加

光電子倍増モジュール及び回路基板を含む。 - 特許庁

A multiplying circuit 5 multiplies the clock A to generate a clock B.例文帳に追加

逓倍回路５は、クロックＡを逓倍してクロックＢとする。 - 特許庁

Multiplying circuits 3, 4, 5 and 6 in the arithmetic circuit 2 are constituted by selecting a multiplying circuit constitution method for constituting the arithmetic circuit in a small scale from first and second multiplying circuit constitution methods.例文帳に追加

演算回路２内の乗算回路３，４，５，６を、第１および第２の乗算回路構成方法のうちその演算回路を小規模に構成する乗算回路構成方法を選択して構成する。 - 特許庁

The signal P is coupled to an input of the multiplying circuit U2.例文帳に追加

信号Ｐは乗算回路Ｕ２の入力端に結合される。 - 特許庁

SAMPLE AND HOLD CIRCUIT, MULTIPLYING D/A CONVERTER AND A/D CONVERTER例文帳に追加

サンプルホールド回路、マルチプライングＤ／ＡコンバータおよびＡ／Ｄコンバータ - 特許庁

DISK ARRAY APPARATUS, RAID PARITY DATA GENERATION CIRCUIT, AND GALOIS FIELD MULTIPLYING CIRCUIT例文帳に追加

ディスクアレイ装置，ＲＡＩＤ用パリティデータ生成回路およびガロア体乗算回路 - 特許庁

To provide an adding circuit for quickly executing addition without increasing power consumption, and a multiplying circuit and a multiplying/adding circuit having the adding circuit in the final stage.例文帳に追加

消費電力を増大させることなく高速に加算を実行できる加算回路と、そのような加算回路を最終段に有する乗算回路および乗算加算回路を提供する。 - 特許庁

To provide a dynamic range scale circuit which can solve the problem involved in the conventional dynamic range scale circuit by a small circuit scale by actualizing arithmetic processing using neither a multiplying circuit nor a dividing circuit.例文帳に追加

乗算回路や除算回路を用いない演算処理を実現し、小さな回路規模で対応することができるダイナミックレンジスケール回路を実現する。 - 特許庁

Also, the delay circuits include: a multiplying circuit 80 for receiving the delayed output at the (n-1)th stage and multiplying it by a multiplication coefficient; and an adding circuit 81 for adding multiplication output of the multiplying circuit 80 to the delayed output at the p-th stage.例文帳に追加

また、遅延回路は、第（ｎ−１）段の遅延出力を受け入れて、乗算係数と乗算する乗算回路８０と、第ｐ段の遅延出力と乗算回路８０の乗算出力とを加算する加算回路８１とを有する。 - 特許庁

To provide a small-scale and cheap distortion compensation device needless of a high speed multiplying circuit.例文帳に追加

高速な乗算回路が不要で、小規模かつ安価な歪補償装置を得る。 - 特許庁

ELECTRONIC DEVICE PROVIDED WITH FREQUENCY MULTIPLIER CIRCUIT, THE FREQUENCY MULTIPLIER CIRCUIT AND METHOD FOR MULTIPLYING SIGNAL FREQUENCY例文帳に追加

周波数乗算回路を備える電子装置、周波数乗算回路および信号周波数を乗算する方法 - 特許庁

The positive/negative determination circuit 835 receives the output of the complex multiplying circuit 815 to determine whether a signal value of a multiplication result of the complex multiplying circuit 815 is plus, minus, or 0, and outputs a determination result.例文帳に追加

正負判定回路８３５は、複素乗算回路８１５の出力を受けて、複素乗算回路８１５の乗算結果の信号値が正、負あるいは０を判定して、その判定結果を出力する。 - 特許庁

To enable an analog multiplying circuit to perform highly linear operation with ≤2.6 V low power supply voltage.例文帳に追加

アナログ乗算回路を、2.6Ｖ以下の低電源電圧で高線形動作可能にする。 - 特許庁

To reduce a lock-in time of a clock generation circuit that generates clock signals by multiplying clock.例文帳に追加

クロック逓倍してクロック信号を発生するクロック発生回路のロックインタイムを短縮する。 - 特許庁

A correlation value output unit 500-1 is provided with a positive/negative determination circuit 835 which receives the output of a complex multiplying circuit 815 and performs positive/negative determination processing between the complex multiplying circuit 815 and a running average circuit 820.例文帳に追加

相関値出力部５００−１は、複素乗算回路８１５と、移動平均回路８２０との間に複素乗算回路８１５の出力を受けて正負判定処理を実行する正負判定回路８３５を設ける。 - 特許庁

The command value regulating circuit 13 is composed of an effective value conversion circuit 14, a filter circuit 15, a limiter circuit 16 for upper and lower limits, a reference voltage generating circuit 8, and a multiplying unit 17.例文帳に追加

この指令値調整回路１３は、実効値変換回路１４、フィルタ回路１５、上下限リミッタ回路１６、基準電圧発生回路８及び乗算器１７とで構成される。 - 特許庁

To provide an analog multiplying circuit which can obtain a desired multiplication output of an input current with simple circuit constitution.例文帳に追加

簡単な回路構成で、入力電流の所望の乗算出力が得られるアナログ乗算回路を提供する。 - 特許庁

The FPGA 61 has a multiplication circuit 65 multiplying a pulse signal of an encoder 27 and inputting to the PLL circuit 66.例文帳に追加

ＦＰＧＡ６１は、エンコーダ２７のパルス信号を逓倍してＰＬＬ回路６６に入力する逓倍回路６５を備える。 - 特許庁

To provide a frequency multiplying circuit capable of sharply reducing the number of gates and reducing a circuit scale as a whole.例文帳に追加

ゲート数を大幅に減少でき、全体として回路規模を小さくできる周波数逓倍回路を提供すること。 - 特許庁

A multiplying circuit 13 obtains an amount of positive or negative magnetic flux generated at the transformer according to the on-time by multiplying the on-time by a DC voltage of the inverter.例文帳に追加

乗算回路１３はオン時間にインバータの直流電圧を乗じることで、オン時間に応じてトランスに発生する正または負の磁束量を求める。 - 特許庁

To provide a (1/n) power multiplying device having excellent precision by a simple circuit.例文帳に追加

簡単な回路によって、良好なる精度を有する（１／ｎ）乗乗算装置を提供する。 - 特許庁

For the purpose, the flat panel display device has an (fh/2) signal generating circuit 601, an (fv/2) signal generating circuit 602, an (fh×n) signal generating circuit 603, a multiplying circuit 604, a selection control circuit 605, and a selecting circuit 606.例文帳に追加

そのために（ｆｈ／２）信号生成回路６０１、（ｆｖ／２）信号生成回路６０２、（ｆｈ×ｎ）信号生成回路６０３、乗算回路６０４、選択制御回路６０５、選択回路６０６を有する。 - 特許庁

To provide a manufacturing method of a multilayer circuit board capable of multiplying layers of a circuit pattern just by a lamination process and a separation process for circuit pattern formation.例文帳に追加

積層工程と回路パターン形成のための分離工程によってのみで回路パターンの多層化が図れる多層回路基板の製造方法を提供する。 - 特許庁

A multiplying circuit 10 generates an internal test clock signal TST CLK2 made by multiplying an external test clock signal TST CLK inputted to the test pin terminal group TPG.例文帳に追加

逓倍回路１０は、テストピン端子群ＴＰＧに入力される外部テストクロック信号ＴＳＴ＿ＣＬＫを逓倍した内部テストクロック信号ＴＳＴ＿ＣＬＫ２を生成する。 - 特許庁

The parallel/serial conversion circuit comprises: a data conversion circuit 51 to which RGB parallel data and a dot clock are input and which converts the RGB parallel data into RGB serial data on the basis of a multiplying clock; and a PLL circuit which outputs the multiplying clock and stops outputting the multiplying clock in response to a standby signal.例文帳に追加

本発明にかかるパラレル／シリアル変換回路は、ＲＧＢパラレルデータとドットクロックが入力され、逓倍クロックに基づいてＲＧＢパラレルデータをＲＧＢシリアルデータに変換するデータ変換回路５１と、逓倍クロックを出力し、スタンバイ信号によって逓倍クロックの出力動作を停止するＰＬＬ回路と、を備えるものである。 - 特許庁

To provide an arithmetic circuit that accurately implements a desired multiplying factor while ensuring a desired bandwidth.例文帳に追加

所望の帯域幅を確保しつつ、所望の倍率を正確に得ることができる演算回路を提供する。 - 特許庁